Huawei का Tau (τ) Scaling Law और LogicFolding: क्या चिप डिज़ाइन में शुरू हो रहा है नया दौर?
Huawei का Tau (τ) Scaling Law चिप प्रदर्शन सुधारने के लिए ट्रांजिस्टर को छोटा करने के बजाय सिग्नल के चिप के भीतर यात्रा करने के समय को कम करने पर जोर देता है। LogicFolding नाम की नई आर्किटेक्चर चिप के अंदर तारों की दूरी घटाकर सिग्नल देरी और ऊर्जा नुकसान को कम करने का लक्ष्य रखती है। Huawei का कहना है कि वह पिछले छह...
प्रकाशितकर्ताGPT-5.5 से संपादितGPT Image 2 से चित्र बनाए गए
Huawei का Tau (τ) Scaling Law चिप प्रदर्शन सुधारने के लिए ट्रांजिस्टर को छोटा करने के बजाय सिग्नल के चिप के भीतर यात्रा करने के समय को कम करने पर जोर देता है।
LogicFolding नाम की नई आर्किटेक्चर चिप के अंदर तारों की दूरी घटाकर सिग्नल देरी और ऊर्जा नुकसान को कम करने का लक्ष्य रखती है।
Huawei का कहना है कि वह पिछले छह वर्षों में इस सिद्धांत पर आधारित 381 चिप डिज़ाइन और बड़े पैमाने पर उत्पादन कर चुका है।
कंपनी का दावा है कि इस रणनीति से 2031 तक 1.4‑nm प्रोसेस के बराबर ट्रांजिस्टर डेंसिटी हासिल की जा सकती है।
What is Huawei’s newly unveiled Tau (τ) Scaling Law and LogicFolding chip architecture, how does this new principle differ from traditionalHuawei’s Tau (τ) Scaling Law proposes improving semiconductor performance by compressing signal timing inside chips rather than relying only on smaller transistors.
AI संकेत
Create a landscape editorial hero image for this Studio Global article: What is Huawei’s newly unveiled Tau (τ) Scaling Law and LogicFolding chip architecture, how does this new principle differ from traditional. Article summary: Huawei says its newly unveiled Tau (τ) Scaling Law is a new semiconductor-development principle that replaces traditional geometric scaling with “time (τ) scaling” as the guide for improving semiconductors and electronic. Topic tags: general, general web, user generated. Reference image context from search candidates: Reference image 1: visual subject "China’s Huawei Technologies expects to design high-end chips by 2031 with transistor density equivalent to 1.4-nanometre processes, despite US sanctions that have made it hard for" source context "Huawei proposes new path for chip development amid US sanctions" Reference image 2: visual subject "China’s Huawei Tec
openai.com
सेमीकंडक्टर उद्योग में दशकों से एक ही सिद्धांत काम करता आया है—ट्रांजिस्टर को लगातार छोटा बनाओ और चिप को तेज़ बनाओ। लेकिन अब यह रास्ता धीरे‑धीरे अपनी सीमा के करीब पहुँचता दिख रहा है। इसी चुनौती के बीच Huawei ने एक नया विचार पेश किया है: अगर ट्रांजिस्टर को बहुत छोटा बनाना मुश्किल हो रहा है, तो चिप के अंदर डेटा कितनी तेजी से चलता है, उसे बेहतर बनाया जाए।
2026 में आयोजित IEEE International Symposium on Circuits and Systems (ISCAS) में Huawei ने इसी सोच पर आधारित एक नया सिद्धांत पेश किया—Tau (τ) Scaling Law—और इसके साथ एक नई चिप आर्किटेक्चर LogicFolding भी पेश की।
Tau (τ) Scaling Law क्या है?
अब तक सेमीकंडक्टर प्रगति का मुख्य आधार रहा है , यानी ट्रांजिस्टर का आकार लगातार छोटा करना। यही अवधारणा Moore’s Law से भी जुड़ी हुई है।
Studio Global AI
अपना शोध जारी रखें
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
"Huawei का Tau (τ) Scaling Law और LogicFolding: क्या चिप डिज़ाइन में शुरू हो रहा है नया दौर?" का संक्षिप्त उत्तर क्या है?
Huawei का Tau (τ) Scaling Law चिप प्रदर्शन सुधारने के लिए ट्रांजिस्टर को छोटा करने के बजाय सिग्नल के चिप के भीतर यात्रा करने के समय को कम करने पर जोर देता है।
सबसे पहले सत्यापित करने योग्य मुख्य बिंदु क्या हैं?
Huawei का Tau (τ) Scaling Law चिप प्रदर्शन सुधारने के लिए ट्रांजिस्टर को छोटा करने के बजाय सिग्नल के चिप के भीतर यात्रा करने के समय को कम करने पर जोर देता है। LogicFolding नाम की नई आर्किटेक्चर चिप के अंदर तारों की दूरी घटाकर सिग्नल देरी और ऊर्जा नुकसान को कम करने का लक्ष्य रखती है।
मुझे अभ्यास में आगे क्या करना चाहिए?
Huawei का कहना है कि वह पिछले छह वर्षों में इस सिद्धांत पर आधारित 381 चिप डिज़ाइन और बड़े पैमाने पर उत्पादन कर चुका है।
Huawei का Tau (τ) Scaling Law और LogicFolding: क्या चिप डिज़ाइन में शुरू हो रहा है नया दौर?
Huawei का Tau (τ) Scaling Law चिप प्रदर्शन सुधारने के लिए ट्रांजिस्टर को छोटा करने के बजाय सिग्नल के चिप के भीतर यात्रा करने के समय को कम करने पर जोर देता है। LogicFolding नाम की नई आर्किटेक्चर चिप के अंदर तारों की दूरी घटाकर सिग्नल देरी और ऊर्जा नुकसान को कम करने का लक्ष्य रखती है। Huawei का कहना है कि वह पिछले छह...
प्रकाशितकर्ताGPT-5.5 से संपादितGPT Image 2 से चित्र बनाए गए
Huawei का Tau (τ) Scaling Law चिप प्रदर्शन सुधारने के लिए ट्रांजिस्टर को छोटा करने के बजाय सिग्नल के चिप के भीतर यात्रा करने के समय को कम करने पर जोर देता है।
LogicFolding नाम की नई आर्किटेक्चर चिप के अंदर तारों की दूरी घटाकर सिग्नल देरी और ऊर्जा नुकसान को कम करने का लक्ष्य रखती है।
Huawei का कहना है कि वह पिछले छह वर्षों में इस सिद्धांत पर आधारित 381 चिप डिज़ाइन और बड़े पैमाने पर उत्पादन कर चुका है।
कंपनी का दावा है कि इस रणनीति से 2031 तक 1.4‑nm प्रोसेस के बराबर ट्रांजिस्टर डेंसिटी हासिल की जा सकती है।
What is Huawei’s newly unveiled Tau (τ) Scaling Law and LogicFolding chip architecture, how does this new principle differ from traditionalHuawei’s Tau (τ) Scaling Law proposes improving semiconductor performance by compressing signal timing inside chips rather than relying only on smaller transistors.
AI संकेत
Create a landscape editorial hero image for this Studio Global article: What is Huawei’s newly unveiled Tau (τ) Scaling Law and LogicFolding chip architecture, how does this new principle differ from traditional. Article summary: Huawei says its newly unveiled Tau (τ) Scaling Law is a new semiconductor-development principle that replaces traditional geometric scaling with “time (τ) scaling” as the guide for improving semiconductors and electronic. Topic tags: general, general web, user generated. Reference image context from search candidates: Reference image 1: visual subject "China’s Huawei Technologies expects to design high-end chips by 2031 with transistor density equivalent to 1.4-nanometre processes, despite US sanctions that have made it hard for" source context "Huawei proposes new path for chip development amid US sanctions" Reference image 2: visual subject "China’s Huawei Tec
openai.com
सेमीकंडक्टर उद्योग में दशकों से एक ही सिद्धांत काम करता आया है—ट्रांजिस्टर को लगातार छोटा बनाओ और चिप को तेज़ बनाओ। लेकिन अब यह रास्ता धीरे‑धीरे अपनी सीमा के करीब पहुँचता दिख रहा है। इसी चुनौती के बीच Huawei ने एक नया विचार पेश किया है: अगर ट्रांजिस्टर को बहुत छोटा बनाना मुश्किल हो रहा है, तो चिप के अंदर डेटा कितनी तेजी से चलता है, उसे बेहतर बनाया जाए।
2026 में आयोजित IEEE International Symposium on Circuits and Systems (ISCAS) में Huawei ने इसी सोच पर आधारित एक नया सिद्धांत पेश किया—Tau (τ) Scaling Law—और इसके साथ एक नई चिप आर्किटेक्चर LogicFolding भी पेश की।
Tau (τ) Scaling Law क्या है?
अब तक सेमीकंडक्टर प्रगति का मुख्य आधार रहा है , यानी ट्रांजिस्टर का आकार लगातार छोटा करना। यही अवधारणा Moore’s Law से भी जुड़ी हुई है।
Studio Global AI
अपना शोध जारी रखें
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
"Huawei का Tau (τ) Scaling Law और LogicFolding: क्या चिप डिज़ाइन में शुरू हो रहा है नया दौर?" का संक्षिप्त उत्तर क्या है?
Huawei का Tau (τ) Scaling Law चिप प्रदर्शन सुधारने के लिए ट्रांजिस्टर को छोटा करने के बजाय सिग्नल के चिप के भीतर यात्रा करने के समय को कम करने पर जोर देता है।
सबसे पहले सत्यापित करने योग्य मुख्य बिंदु क्या हैं?
Huawei का Tau (τ) Scaling Law चिप प्रदर्शन सुधारने के लिए ट्रांजिस्टर को छोटा करने के बजाय सिग्नल के चिप के भीतर यात्रा करने के समय को कम करने पर जोर देता है। LogicFolding नाम की नई आर्किटेक्चर चिप के अंदर तारों की दूरी घटाकर सिग्नल देरी और ऊर्जा नुकसान को कम करने का लक्ष्य रखती है।
मुझे अभ्यास में आगे क्या करना चाहिए?
Huawei का कहना है कि वह पिछले छह वर्षों में इस सिद्धांत पर आधारित 381 चिप डिज़ाइन और बड़े पैमाने पर उत्पादन कर चुका है।
Huawei का प्रस्ताव इस सोच को थोड़ा बदल देता है। कंपनी कहती है कि भविष्य में असली प्रगति का पैमाना सिर्फ आकार नहीं बल्कि समय (τ) होना चाहिए।
सरल शब्दों में:
पारंपरिक तरीका: ट्रांजिस्टर को छोटा करके प्रदर्शन बढ़ाना
Tau Scaling: सर्किट के भीतर सिग्नल और डेटा के यात्रा समय को कम करना
अगर चिप के अंदर सिग्नल तेजी से एक हिस्से से दूसरे हिस्से तक पहुँचते हैं, तो पूरा सिस्टम तेज़ और अधिक कुशल बन सकता है—भले ही मैन्युफैक्चरिंग प्रक्रिया बहुत ज्यादा छोटी न हुई हो।
Huawei के अनुसार, सिग्नल propagation delay को कम करने से चिप की प्रभावी क्षमता बढ़ सकती है और ट्रांजिस्टर डेंसिटी का बेहतर उपयोग संभव हो सकता है।
LogicFolding: Tau Scaling के लिए नई चिप आर्किटेक्चर
Tau Scaling को लागू करने के लिए Huawei ने LogicFolding नाम का डिज़ाइन तरीका भी पेश किया है।
इसका मुख्य विचार है कि चिप के अंदर लॉजिक ब्लॉक्स को इस तरह व्यवस्थित किया जाए कि उनके बीच की वायरिंग दूरी कम हो जाए।
जब तारों की दूरी छोटी होती है:
सिग्नल जल्दी पहुँचते हैं
resistance और capacitance का प्रभाव घटता है
कुल प्रोसेसर प्रदर्शन बेहतर होता है
Huawei का कहना है कि 2026 में आने वाले Kirin प्रोसेसर इस LogicFolding आर्किटेक्चर का उपयोग करने वाले पहले चिप हो सकते हैं।
यह सोच पूरी तरह नई नहीं है—आजकल चिप उद्योग में advanced packaging, chiplets और आर्किटेक्चर ऑप्टिमाइज़ेशन जैसी तकनीकों में भी इसी तरह डिज़ाइन‑आधारित सुधार पर जोर दिया जा रहा है।
Huawei का दावा: यह तकनीक पहले से इस्तेमाल हो रही है
हालाँकि Tau Scaling को सार्वजनिक रूप से 2026 में घोषित किया गया, Huawei का कहना है कि यह अवधारणा कंपनी के अंदर पहले से इस्तेमाल हो रही थी।
कंपनी के अनुसार पिछले छह वर्षों में उसने 381 चिप्स इसी सिद्धांत के आधार पर डिज़ाइन और बड़े पैमाने पर तैयार किए हैं, जिनका उपयोग स्मार्टफोन और AI कंप्यूटिंग जैसे क्षेत्रों में हुआ है।
हालाँकि इन चिप्स की तकनीकी जानकारी अभी तक पूरी तरह सार्वजनिक नहीं की गई है।
2031 तक 1.4‑nm के बराबर डेंसिटी का लक्ष्य
Huawei का सबसे बड़ा दावा यह है कि Tau Scaling और LogicFolding की मदद से वह 2031 तक ऐसे चिप डिज़ाइन कर सकता है जिनकी ट्रांजिस्टर डेंसिटी 1.4‑nanometre प्रोसेस के बराबर हो।
यह समझना जरूरी है कि इसका मतलब यह नहीं है कि चिप वास्तव में 1.4‑nm तकनीक पर बनाए जाएंगे।
कंपनी का कहना है कि आर्किटेक्चर और डिज़ाइन सुधार से समान स्तर का प्रदर्शन या डेंसिटी हासिल की जा सकती है, भले ही असली निर्माण प्रक्रिया थोड़ी बड़ी हो।
तुलना के लिए:
TSMC ने 2028 के आसपास 1.4‑nm (A14) चिप्स के बड़े पैमाने पर उत्पादन की योजना घोषित की है।
Samsung ने भी अपने रोडमैप में 2027 तक 1.4‑nm प्रोसेस का लक्ष्य बताया है।
इस हिसाब से Huawei का लक्ष्य कुछ साल पीछे हो सकता है, लेकिन कंपनी का दावा है कि डिज़ाइन नवाचार से तकनीकी अंतर कम किया जा सकता है।
चीन के चिप उद्योग के लिए इसका महत्व
यह घोषणा ऐसे समय आई है जब चीन के सेमीकंडक्टर उद्योग को उन्नत चिप‑निर्माण उपकरणों तक पहुँच पर प्रतिबंधों का सामना करना पड़ रहा है।
इसलिए Huawei की रणनीति एक व्यापक दिशा को दिखाती है—केवल मैन्युफैक्चरिंग नोड पर निर्भर रहने के बजाय आर्किटेक्चर और सिस्टम डिज़ाइन से प्रगति करना।
अगर यह रणनीति सफल होती है, तो इससे:
विदेशी उन्नत लिथोग्राफी उपकरणों पर निर्भरता कम हो सकती है
घरेलू चिप डिज़ाइन की क्षमता बढ़ सकती है
चीन के आत्मनिर्भर सेमीकंडक्टर इकोसिस्टम को मजबूती मिल सकती है
अभी क्या स्पष्ट नहीं है
फिलहाल Tau Scaling और LogicFolding के बारे में कई तकनीकी विवरण सार्वजनिक नहीं किए गए हैं। इसलिए विशेषज्ञों के लिए यह अभी एक उभरती डिज़ाइन फिलॉसफी और रोडमैप की तरह है, न कि पूरी तरह सिद्ध तकनीकी बदलाव।
फिर भी संदेश साफ है: यदि ट्रांजिस्टर को छोटा करना धीमा पड़ रहा है, तो चिप आर्किटेक्चर और सिग्नल टाइमिंग का अनुकूलन भविष्य में प्रदर्शन बढ़ाने का बड़ा रास्ता बन सकता है।
Huawei का प्रस्ताव इस सोच को थोड़ा बदल देता है। कंपनी कहती है कि भविष्य में असली प्रगति का पैमाना सिर्फ आकार नहीं बल्कि समय (τ) होना चाहिए।
सरल शब्दों में:
पारंपरिक तरीका: ट्रांजिस्टर को छोटा करके प्रदर्शन बढ़ाना
Tau Scaling: सर्किट के भीतर सिग्नल और डेटा के यात्रा समय को कम करना
अगर चिप के अंदर सिग्नल तेजी से एक हिस्से से दूसरे हिस्से तक पहुँचते हैं, तो पूरा सिस्टम तेज़ और अधिक कुशल बन सकता है—भले ही मैन्युफैक्चरिंग प्रक्रिया बहुत ज्यादा छोटी न हुई हो।
Huawei के अनुसार, सिग्नल propagation delay को कम करने से चिप की प्रभावी क्षमता बढ़ सकती है और ट्रांजिस्टर डेंसिटी का बेहतर उपयोग संभव हो सकता है।
LogicFolding: Tau Scaling के लिए नई चिप आर्किटेक्चर
Tau Scaling को लागू करने के लिए Huawei ने LogicFolding नाम का डिज़ाइन तरीका भी पेश किया है।
इसका मुख्य विचार है कि चिप के अंदर लॉजिक ब्लॉक्स को इस तरह व्यवस्थित किया जाए कि उनके बीच की वायरिंग दूरी कम हो जाए।
जब तारों की दूरी छोटी होती है:
सिग्नल जल्दी पहुँचते हैं
resistance और capacitance का प्रभाव घटता है
कुल प्रोसेसर प्रदर्शन बेहतर होता है
Huawei का कहना है कि 2026 में आने वाले Kirin प्रोसेसर इस LogicFolding आर्किटेक्चर का उपयोग करने वाले पहले चिप हो सकते हैं।
यह सोच पूरी तरह नई नहीं है—आजकल चिप उद्योग में advanced packaging, chiplets और आर्किटेक्चर ऑप्टिमाइज़ेशन जैसी तकनीकों में भी इसी तरह डिज़ाइन‑आधारित सुधार पर जोर दिया जा रहा है।
Huawei का दावा: यह तकनीक पहले से इस्तेमाल हो रही है
हालाँकि Tau Scaling को सार्वजनिक रूप से 2026 में घोषित किया गया, Huawei का कहना है कि यह अवधारणा कंपनी के अंदर पहले से इस्तेमाल हो रही थी।
कंपनी के अनुसार पिछले छह वर्षों में उसने 381 चिप्स इसी सिद्धांत के आधार पर डिज़ाइन और बड़े पैमाने पर तैयार किए हैं, जिनका उपयोग स्मार्टफोन और AI कंप्यूटिंग जैसे क्षेत्रों में हुआ है।
हालाँकि इन चिप्स की तकनीकी जानकारी अभी तक पूरी तरह सार्वजनिक नहीं की गई है।
2031 तक 1.4‑nm के बराबर डेंसिटी का लक्ष्य
Huawei का सबसे बड़ा दावा यह है कि Tau Scaling और LogicFolding की मदद से वह 2031 तक ऐसे चिप डिज़ाइन कर सकता है जिनकी ट्रांजिस्टर डेंसिटी 1.4‑nanometre प्रोसेस के बराबर हो।
यह समझना जरूरी है कि इसका मतलब यह नहीं है कि चिप वास्तव में 1.4‑nm तकनीक पर बनाए जाएंगे।
कंपनी का कहना है कि आर्किटेक्चर और डिज़ाइन सुधार से समान स्तर का प्रदर्शन या डेंसिटी हासिल की जा सकती है, भले ही असली निर्माण प्रक्रिया थोड़ी बड़ी हो।
तुलना के लिए:
TSMC ने 2028 के आसपास 1.4‑nm (A14) चिप्स के बड़े पैमाने पर उत्पादन की योजना घोषित की है।
Samsung ने भी अपने रोडमैप में 2027 तक 1.4‑nm प्रोसेस का लक्ष्य बताया है।
इस हिसाब से Huawei का लक्ष्य कुछ साल पीछे हो सकता है, लेकिन कंपनी का दावा है कि डिज़ाइन नवाचार से तकनीकी अंतर कम किया जा सकता है।
चीन के चिप उद्योग के लिए इसका महत्व
यह घोषणा ऐसे समय आई है जब चीन के सेमीकंडक्टर उद्योग को उन्नत चिप‑निर्माण उपकरणों तक पहुँच पर प्रतिबंधों का सामना करना पड़ रहा है।
इसलिए Huawei की रणनीति एक व्यापक दिशा को दिखाती है—केवल मैन्युफैक्चरिंग नोड पर निर्भर रहने के बजाय आर्किटेक्चर और सिस्टम डिज़ाइन से प्रगति करना।
अगर यह रणनीति सफल होती है, तो इससे:
विदेशी उन्नत लिथोग्राफी उपकरणों पर निर्भरता कम हो सकती है
घरेलू चिप डिज़ाइन की क्षमता बढ़ सकती है
चीन के आत्मनिर्भर सेमीकंडक्टर इकोसिस्टम को मजबूती मिल सकती है
अभी क्या स्पष्ट नहीं है
फिलहाल Tau Scaling और LogicFolding के बारे में कई तकनीकी विवरण सार्वजनिक नहीं किए गए हैं। इसलिए विशेषज्ञों के लिए यह अभी एक उभरती डिज़ाइन फिलॉसफी और रोडमैप की तरह है, न कि पूरी तरह सिद्ध तकनीकी बदलाव।
फिर भी संदेश साफ है: यदि ट्रांजिस्टर को छोटा करना धीमा पड़ रहा है, तो चिप आर्किटेक्चर और सिग्नल टाइमिंग का अनुकूलन भविष्य में प्रदर्शन बढ़ाने का बड़ा रास्ता बन सकता है।
huawei.comHUAWEI Presents the Tau (τ) Scaling Law, Enabling Breakthroughs ...
hk.marketscreener.comHuawei proposes new path for chip development amid US sanctions
telecom.economictimes.indiatimes.comHuawei proposes new path for chip development amid US sanctions
devdiscourse.comUPDATE 2-China's Huawei reveals chip design breakthrough amid ...