Panther Lake की चिप के भीतर: Intel 18A की उपलब्धि और उसकी सीमाएँ

SemiAnalysis ने Intel Core Ultra 7 365 का teardown करके Panther Lake के भीतर इस्तेमाल हुए 18A process को करीब से देखा है। विश्लेषण में compute tile पर RibbonFET gate-all-around ट्रांजिस्टर और PowerVia backside power delivery दिखाई देती है। लेकिन Panther Lake पूरी तरह 18A पर बना चिप नहीं है—और किसी तकनीक का व्यावसायिक उत्पाद में इस्तेमाल होना अपने-आप Intel को TSMC या Samsung से आगे नहीं रखता। 12

Intel 18A के भीतर क्या दिखा?

क्रॉस-सेक्शन में चार क्षैतिज सिलिकॉन शीट एक-दूसरे के ऊपर रखी दिखती हैं। RibbonFET में gate हर शीट के चारों ओर रहता है और चैनल को नियंत्रित करता है। PowerVia में बिजली को चिप के पीछे बने अलग धातु नेटवर्क और nano-through-silicon vias के ज़रिए पहुंचाया जाता है। इससे सामने की ओर की wiring में बिजली के लिए जगह घेरने की जरूरत घटती है। 34

ये डिजाइन बदलाव तकनीकी रूप से अहम हैं, लेकिन इनके साथ समझौते भी हैं। Teardown में अतिरिक्त capacitance, thermal resistance और निर्माण की बढ़ी हुई जटिलता का उल्लेख है। क्रॉस-सेक्शन से पता चलता है कि ट्रांजिस्टर और बिजली की व्यवस्था कैसे बनाई गई; इससे यह साबित नहीं होता कि तैयार Intel प्रोसेसर प्रतिस्पर्धियों के उत्पादों से तेज़ या ठंडा चलता है। 4

Panther Lake में कई निर्माण प्रक्रियाओं का मेल

Panther Lake में तीन सक्रिय टाइल—compute, graphics और I/O—एक निष्क्रिय base tile पर Foveros-S पैकेजिंग के ज़रिए जोड़ी गई हैं। Compute tile Intel 18A पर बनी है। Graphics tile का process configuration पर निर्भर करता है: छोटे GT1 विकल्प में Intel 3, जबकि बड़े GT2 विकल्प में TSMC N3E इस्तेमाल हुआ है। I/O tile TSMC N6 पर बनी है। 12

इस बंटवारे से 18A के दायरे को समझना आसान होता है: Panther Lake में 18A compute tile पर है, पूरे पैकेज में नहीं। Compute tile में CPU cores के साथ NPU, media engines और memory-side cache शामिल हैं; graphics और I/O अलग टाइलों पर हैं। 34

Logic density की तुलना क्या बताती है?

SemiAnalysis ने Panther Lake की 18A compute logic और पैकेज में लगी TSMC N3E graphics logic की माप की। दोनों की logic density करीब-करीब समान पाई गई। उसी तुलना में 18A, TSMC N3P, TSMC N2 और Samsung SF2 के बताए गए peak-density नतीजों से आगे नहीं था। ये माप खास logic क्षेत्रों की तुलना हैं—इन्हें उन प्रक्रियाओं पर बने हर उत्पाद या हर विशेषता की पूरी रैंकिंग नहीं समझना चाहिए। 2

RibbonFET और Samsung MBCFET: बनावट का फर्क, तापमान का फैसला नहीं

Intel का RibbonFET और Samsung का MBCFET, दोनों gate-all-around nanosheet ट्रांजिस्टर डिजाइन हैं। Teardown में Intel की चार-शीट संरचना और backside power delivery के मेल का वर्णन है। तुलना में Samsung SF2 की front-side power व्यवस्था और अलग contact तथा interconnect materials का जिक्र भी है। 34

ये अंतर बताते हैं कि दोनों कंपनियों ने integration के अलग विकल्प चुने। लेकिन सिर्फ संरचना देखकर यह निष्कर्ष नहीं निकाला जा सकता कि किस कंपनी का chip कम गर्म होगा या बेहतर प्रदर्शन करेगा। Thermal resistance की चर्चा निर्माण-प्रक्रिया के trade-off के रूप में है, तैयार Intel और Samsung उत्पादों की सीधी तापीय तुलना के रूप में नहीं। 4

निर्माण की प्रगति के संकेत—और उनकी सीमाएँ

Intel और ASML के अनुसार High-NA EUV के इस्तेमाल से दस लाख से अधिक wafers गुज़र चुके हैं। इस कुल में उपकरणों का प्रमाणीकरण और परीक्षण, research and development, तथा Panther Lake प्रोसेसरों की कुछ चुनिंदा layers पर उत्पादन शामिल है। यह तकनीक के साथ हुए काम का बड़ा आंकड़ा है—न कि दस लाख तैयार Panther Lake wafers या ऐसे wafers की संख्या जिनकी हर layer High-NA से बनी हो। 19

एक अलग रिपोर्ट के मुताबिक ASML EXE:5200B scanner एक mode में प्रति घंटे 175 wafers तक संसाधित करता है; stitching की जरूरत पड़ने पर यह दर करीब 125 wafers प्रति घंटा रह जाती है। यह stitching के साथ throughput में आने वाले trade-off को दिखाता है, लेकिन अकेले इससे Intel की कुल निर्माण लागत या उत्पादन क्षमता का पता नहीं चलता। 22

एक analyst के अनुमान में 18A की yield करीब 80% बताई गई है। हालांकि, इस आंकड़े की माप का आधार सार्वजनिक नहीं है और Intel ने अपनी absolute yield प्रकाशित नहीं की है। इसलिए इससे पूरे 18A उत्पादन की yield या प्रतिद्वंद्वियों के बराबर लागत साबित नहीं होती। 24

Wildcat Lake एक और डिजाइन विकल्प दिखाता है: इसकी compute die Panther Lake की तुलना में 38% छोटी बताई गई है और इसमें Foveros की जगह organic multi-chip package है। इससे संबंधित तकनीक को उत्पादों की एक और श्रेणी तक ले जाया जाता है। लेकिन छोटी die या Panther Lake का teardown—इनमें से कोई भी यह साबित नहीं करता कि Intel ने density, निर्माण-अर्थशास्त्र या high-end graphics उत्पादन में प्रतिस्पर्धी प्रक्रियाओं को पीछे छोड़ दिया है। 5

निचोड़

Panther Lake ठोस उदाहरण है कि Intel ने RibbonFET और PowerVia को एक व्यावसायिक प्रोसेसर में एकीकृत किया और 18A compute tile को दूसरी प्रक्रियाओं पर बनी टाइलों के साथ पैकेज किया। साथ ही, teardown की माप में 18A की logic density N3E के करीब थी—हर प्रतिस्पर्धी node से आगे नहीं। High-NA का अनुभव और yield के अनुमान प्रगति के संकेत देते हैं, लेकिन उपलब्ध आंकड़े yield का दायरा, throughput और प्रतिस्पर्धात्मकता जैसे सवालों का पूरा जवाब नहीं देते। 2192224