Huawei ने चिप को छोटा करने के बजाय परतों में क्यों बांटा?

Kirin 9050 Pro की खासियत सिर्फ यह नहीं कि Huawei ने चिप में ज्यादा ट्रांजिस्टर समेटे हैं। इसका अहम डिजाइन फैसला है दो सक्रिय सिलिकॉन डाई को एक-दूसरे के ऊपर जोड़ना—यानी घनता बढ़ाने के लिए केवल छोटे ट्रांजिस्टरों पर निर्भर न रहना। Geekerwan के तेardown और Kurnal Insights से जुड़ी डाई तस्वीरों में एक परत कंप्यूटिंग लॉजिक के लिए और दूसरी SRAM तथा कैश के लिए दिखाई गई है। इससे कुछ कनेक्शन छोटे हो सकते हैं और चिप की प्रभावी घनता बढ़ सकती है, लेकिन इन आंकड़ों से यह साबित नहीं होता कि चिप में सबसे उन्नत ट्रांजिस्टर प्रक्रिया इस्तेमाल हुई है।31113

तेardown में क्या दिखाई देता है?

रिपोर्टों के अनुसार, दोनों डाई का आकार लगभग समान है: हर एक करीब 11.13 × 10.84 मिमी, यानी 120.65 वर्ग मिलीमीटर। एक डाई मुख्यतः कंप्यूटिंग लॉजिक संभालती है, जबकि दूसरी में SRAM और कैश के साथ I/O तथा क्लॉक सर्किट जैसे हिस्से बताए गए हैं।111315

दोनों परतें आमने-सामने रखकर कॉपर-टू-कॉपर हाइब्रिड बॉन्डिंग से जोड़ी गई हैं। रिपोर्टों में इस जोड़ की पिच करीब 1.5 माइक्रोमीटर बताई गई है। इतनी बारीक दूरी पर बने संपर्क डाई के बीच सीधे, छोटे रास्ते उपलब्ध करा सकते हैं।1315

रिपोर्टों में करीब 5 करोड़ वर्टिकल इंटरकनेक्ट और लगभग 80,000 थ्रू-सिलिकॉन विया (TSV) का भी उल्लेख है। ये अलग-अलग तरह के कनेक्शन हैं—इनकी गिनती को जोड़कर एक संख्या नहीं मानना चाहिए। TSV की रूटिंग के बारे में भी रिपोर्टों में एक जैसी जानकारी नहीं है, इसलिए इन आंकड़ों को हर कनेक्शन का पक्का नक्शा नहीं, बल्कि अलग-अलग बताए गए अनुमान समझना बेहतर है।13515

घनता बढ़ने का दावा क्या बताता है?

तेardown पर आधारित कवरेज का अनुमान है कि कंप्यूट डाई SMIC की N+3 प्रक्रिया और SRAM-केंद्रित डाई N+2 प्रक्रिया से बनी हो सकती है। यह रिपोर्टों से निकला अनुमान है, हर परत की निर्माण प्रक्रिया की निर्णायक पुष्टि नहीं।1115

Huawei के मुताबिक, इस डिजाइन की प्रभावी ट्रांजिस्टर घनता करीब 15.5 करोड़ से बढ़कर 23.8 करोड़ ट्रांजिस्टर प्रति वर्ग मिलीमीटर हुई—लगभग 54% की बढ़ोतरी। यह आंकड़ा स्टैक किए गए डिजाइन की बताई गई प्रभावी घनता से जुड़ा है। इसका अर्थ यह नहीं कि हर डाई में छोटे प्रोसेस नोड के कारण अलग-अलग ट्रांजिस्टर घनता इतनी बढ़ गई।1211

बिजली खपत और बेंचमार्क के दावे

Huawei का दावा है कि समान प्रदर्शन पर बिजली की खपत CPU में 41%, GPU में 58% और NPU में 66% घटती है। ये कंपनी के आंकड़े हैं; तेardown अपने-आप में इनकी पुष्टि करने वाला परीक्षण नहीं है। लॉन्च के समय की रिपोर्टिंग में भी इन दावों के स्वतंत्र ऑडिट न होने की बात कही गई थी।1248

बेंचमार्क की तस्वीर भी हर जगह बराबरी या जीत की नहीं है। Bernstein के विश्लेषण के हवाले से आई रिपोर्ट के मुताबिक, Kirin 9050 Pro ने Geekbench 6 के कुछ मल्टी-कोर परीक्षणों में Apple A17 Pro से बेहतर प्रदर्शन किया, लेकिन उसी तुलना में Apple के नए A20 Pro से पीछे रहा। इसे चुनिंदा कामों में प्रगति समझना चाहिए, सभी चिपों और परीक्षणों में बढ़त नहीं।49

रिपोर्टों के मुताबिक, Kirin 9050 Pro Huawei के ऊंचे दर्जे के Mate 90 मॉडलों में इस्तेमाल हुआ है। यानी LogicFolding केवल प्रस्तावित डिजाइन नहीं, बल्कि बाजार में आए फोन का हिस्सा भी है।6

निर्यात नियंत्रणों के बीच फायदे और सीमाएं

चिप की परतें स्टैक करने से Huawei के पास प्रभावी घनता बढ़ाने का एक और रास्ता है—ऐसा रास्ता जो पारंपरिक प्रोसेस-नोड को छोटा करने पर पूरी तरह निर्भर नहीं करता। कंप्यूटिंग और मेमोरी के काम अलग डाई पर रखने से डिजाइन के अलग हिस्सों के लिए अलग प्रक्रियाएं चुनना और कुछ डेटा रास्तों को छोटा करना भी संभव हो सकता है।711

दूसरी ओर, दो सक्रिय डाई बनाना और उन्हें बेहद बारीक संपर्कों के साथ जोड़ना निर्माण को अधिक जटिल बनाता है। उपलब्ध रिपोर्टें उत्पादन-उपज, लागत या तापीय प्रदर्शन के बारे में पक्के निष्कर्ष नहीं देतीं, इसलिए इन व्यावहारिक पहलुओं को लेकर अनिश्चितता बनी हुई है। और स्टैकिंग से पुरानी प्रक्रिया पर बना ट्रांजिस्टर, उन्नत प्रक्रिया पर बने ट्रांजिस्टर के बराबर नहीं हो जाता।

अमेरिकी निर्यात नियंत्रणों के संदर्भ में LogicFolding को कुछ निर्माण सीमाओं से निपटने का तरीका समझना ठीक है—प्रोसेस-नोड की बराबरी या पूरी तरह स्वतंत्र आपूर्ति श्रृंखला का प्रमाण नहीं। चिप की आपूर्ति श्रृंखला का विवरण सार्वजनिक नहीं है।19