Huawei का Tau Scaling Law: चिप्स की रफ्तार बढ़ाने का नया रास्ता

25 मई 2026 को शंघाई में आयोजित IEEE International Symposium on Circuits and Systems (ISCAS) में Huawei ने सेमीकंडक्टर उद्योग के भविष्य के लिए Tau (τ) Scaling Law नाम का एक नया ढांचा पेश किया। Huawei के सेमीकंडक्टर कारोबार की प्रमुख He Tingbo ने अपने कीनोट “New Semiconductor Path in Practice” में कहा कि चिप प्रगति को केवल ट्रांजिस्टरों का आकार घटाकर नहीं, बल्कि इलेक्ट्रॉनिक सिस्टम में सिग्नल और वर्कलोड के आगे बढ़ने में लगने वाला समय कम करके भी मापा जाना चाहिए। 23

यह किसी नई मैन्युफैक्चरिंग प्रक्रिया की घोषणा नहीं, बल्कि डिजाइन और सिस्टम-इंजीनियरिंग का एक व्यापक तरीका है। Huawei इसे LogicFolding, सॉफ्टवेयर–हार्डवेयर सह-अनुकूलन और सिस्टम इंटरकनेक्ट तकनीकों से जोड़ता है। लक्ष्य है—पारंपरिक ज्यामितीय स्केलिंग कठिन होने पर भी प्रदर्शन, ऊर्जा दक्षता और प्रभावी ट्रांजिस्टर घनत्व में सुधार करना। 12

Tau Scaling Law में क्या बदलता है?

पारंपरिक ज्यामितीय स्केलिंग में प्रगति को मुख्य रूप से ट्रांजिस्टर के छोटे आकार और बढ़ते ट्रांजिस्टर घनत्व से मापा जाता है। इसके विपरीत, Huawei का τ Scaling Law सिग्नल के प्रसार में लगने वाली देरी और पूरे सिस्टम के निष्पादन समय को मुख्य अनुकूलन लक्ष्य बनाता है। कंपनी का कहना है कि टेक्नोलॉजी के हर स्तर पर यह देरी घटाने से ट्रांजिस्टर छोटा होने की गति धीमी पड़ने के बाद भी प्रदर्शन लाभ हासिल किया जा सकता है। 235

इसका अर्थ यह नहीं है कि ट्रांजिस्टर का आकार महत्वहीन हो गया है। Huawei दरअसल प्रगति को मापने का दायरा बढ़ाना चाहता है—जिसमें प्रतिरोध, कैपेसिटेंस, वायरिंग, आर्किटेक्चर और डेटा मूवमेंट, सभी यह तय करते हैं कि सिस्टम उपयोगी काम कितनी तेजी से कर पाएगा।

Huawei के अनुसार यह ढांचा कैसे काम करेगा?

Huawei ने Tau Scaling Law को चार स्तरों पर समन्वित अनुकूलन के रूप में पेश किया है:

1. डिवाइस स्तर: प्रतिरोध और परजीवी कैपेसिटेंस घटाना

ट्रांजिस्टर और इंटरकनेक्ट के स्तर पर लक्ष्य प्रतिरोध तथा parasitic capacitance को कम करना है। ये विद्युत गुण सिग्नल की देरी और ऊर्जा खपत को प्रभावित करते हैं। इनमें सुधार से ट्रांजिस्टर और उनके बीच के कनेक्शन का समय-स्थिरांक कम हो सकता है। 2

2. सर्किट स्तर: क्रिटिकल पाथ को छोटा करना

सर्किट स्तर पर Huawei क्रिटिकल-पाथ वायरिंग की लंबाई घटाने और प्रतिरोधी व कैपेसिटिव लोड कम करने की बात करता है। इससे सिग्नल लॉजिक के बीच तेजी से पहुंच सकते हैं और हर ऑपरेशन में लगने वाली ऊर्जा घट सकती है। इस स्तर की रणनीति को समर्थन देने वाली तकनीकों में LogicFolding को प्रमुखता दी गई है। 25

3. चिप स्तर: सॉफ्टवेयर, आर्किटेक्चर और सिलिकॉन का संयुक्त डिजाइन

यह प्रस्ताव केवल अलग-अलग सर्किट सुधारों तक सीमित नहीं है। चिप स्तर पर Huawei सॉफ्टवेयर, आर्किटेक्चर और सिलिकॉन को वास्तविक वर्कलोड के आधार पर साथ-साथ डिजाइन करने की बात करता है। यानी निर्देशों के प्रवाह, डेटा मूवमेंट और समानांतर प्रोसेसिंग को बेहतर बनाना—न कि केवल ट्रांजिस्टरों की संख्या को क्षमता का एकमात्र पैमाना मानना। 2

4. सिस्टम स्तर: चिप्स के बीच संचार को भी स्केलिंग का हिस्सा बनाना

सिस्टम स्तर पर Huawei Tau Scaling Law को अपने UnifiedBus इंटरकनेक्ट और “cluster + SuperPoD” आर्किटेक्चर से जोड़ता है। कंपनी के अनुसार UnifiedBus बड़े AI प्रशिक्षण और इन्फरेंस सिस्टम में प्रोसेसरों को हाई-बैंडविड्थ, लो-लेटेंसी कनेक्शन और यूनिफाइड मेमोरी एड्रेसिंग के जरिए जोड़ने के लिए बनाया गया है, ताकि पूरा इंफ्रास्ट्रक्चर एकल लॉजिकल कंप्यूटर की तरह काम कर सके। 17

ये आर्किटेक्चरल लक्ष्य और Huawei के दावे हैं, स्वतंत्र रूप से स्थापित उद्योग मानक नहीं। Tau Scaling Law के संदर्भ में इनका महत्व यह है कि चिप्स और सर्वरों के बीच संचार में लगने वाला समय भी कुल प्रदर्शन का हिस्सा बन जाता है। इंटरकनेक्ट की देरी घटाकर पूरे सिस्टम की प्रभावी गति बढ़ाई जा सकती है, भले ही हर ट्रांजिस्टर का आकार बहुत ज्यादा न घटे।

Huawei ने तैनाती और भविष्य के बारे में क्या बताया?

Huawei का कहना है कि उसने Tau Scaling Law को स्मार्टफोन और AI कंप्यूटिंग उत्पादों में लागू किया है। कंपनी के अनुसार, पिछले छह वर्षों में इस दृष्टिकोण पर आधारित 381 चिप्स डिजाइन और बड़े पैमाने पर उत्पादित किए जा चुके हैं। यह आंकड़ा Huawei के अपने खुलासे पर आधारित है। 2

कंपनी ने यह भी कहा कि 2026 की शरद ऋतु में आने वाले Kirin स्मार्टफोन चिप्स LogicFolding आर्किटेक्चर को पूरी तरह अपनाने वाले उसके पहले चिप्स होंगे। 257

Huawei का दीर्घकालिक लक्ष्य है कि इस ढांचे के तहत डिजाइन किए गए हाई-एंड चिप्स वर्ष 2031 तक 14 Å, यानी 1.4nm प्रक्रिया के बराबर ट्रांजिस्टर घनत्व हासिल करें। यह घनत्व-समकक्षता का लक्ष्य है; इसे Huawei द्वारा स्वतंत्र रूप से सत्यापित 1.4nm मैन्युफैक्चरिंग प्रक्रिया तैयार कर लेने के प्रमाण के रूप में नहीं पढ़ा जाना चाहिए। 251231

क्या Tau Scaling Law, Moore’s Law की जगह लेगा?

अभी ऐसा कहना जल्दबाजी होगी। Huawei τ Scaling Law को एक संभावित उत्तराधिकारी या वैकल्पिक मार्गदर्शक सिद्धांत के रूप में पेश कर रहा है, क्योंकि ट्रांजिस्टर को लगातार छोटा करने से मिलने वाले लाभ अब अधिक कठिन और महंगे होते जा रहे हैं। लेकिन किसी अवधारणा को “कानून” कहे जाने भर से वह सार्वभौमिक रूप से स्वीकार किया गया भौतिक नियम नहीं बन जाती। उपलब्ध रिपोर्टिंग Huawei के सभी अनुमानित प्रदर्शन, ऊर्जा दक्षता और घनत्व लाभों की स्वतंत्र पुष्टि नहीं करती।

प्रतिरोध, कैपेसिटेंस, वायरिंग देरी, डेटा मूवमेंट और सिस्टम संचार का ओवरहेड घटाना—ये सभी इंजीनियरिंग में पहले से परिचित अनुकूलन क्षेत्र हैं। Huawei का विशिष्ट दावा यह है कि इन तकनीकों को अलग-अलग सुधारों के बजाय डिवाइस, सर्किट, चिप और पूरे कंप्यूटिंग सिस्टम के लिए एक साझा स्केलिंग फ्रेमवर्क के रूप में समन्वित किया जाना चाहिए। 1219

यह घोषणा क्यों महत्वपूर्ण है?

यह प्रस्ताव उन्नत कंप्यूटिंग में आ रहे एक बड़े बदलाव को दर्शाता है। जब अत्याधुनिक मैन्युफैक्चरिंग प्रक्रिया में सुधार धीमा पड़ता है, तो प्रदर्शन तेजी से आर्किटेक्चर, पैकेजिंग, मेमोरी मूवमेंट, इंटरकनेक्ट और वर्कलोड-विशिष्ट सॉफ्टवेयर पर निर्भर हो सकता है। इस अर्थ में Tau Scaling Law यह नहीं कहता कि ट्रांजिस्टर की ज्यामिति अब मायने नहीं रखती; इसका तर्क यह है कि कंप्यूटिंग तक पहुंचने में लगने वाला समय ट्रांजिस्टर के आकार जितना ही महत्वपूर्ण होना चाहिए।

He Tingbo ने वैज्ञानिकों, इंजीनियरों और उद्योग साझेदारों के बीच खुलेपन और सहयोग की भी अपील की। उनका कहना था कि सेमीकंडक्टर की अगली पीढ़ी की चुनौतियों का समाधान कोई एक कंपनी अकेले नहीं कर सकती। 2

अब वास्तविक परीक्षा आने वाले Kirin और AI उत्पाद होंगे। यदि वे LogicFolding और व्यापक τ Scaling रणनीति से मापने योग्य लाभ दिखाते हैं, तो Huawei का प्रस्ताव अधिक गंभीरता से लिया जा सकता है। तब तक इसे Moore’s Law के समाप्त हो जाने के प्रमाण के बजाय Huawei के महत्वाकांक्षी सेमीकंडक्टर रोडमैप के रूप में देखना अधिक उचित है।