d-Matrix Raptor XPUs को NVIDIA MGX रैक और NVLink Fusion से जोड़ेगा

d-Matrix बड़े पैमाने की AI इन्फरेंस के लिए अलग, पूरी तरह कस्टम एक्सेलरेटर क्लस्टर बनाने के बजाय NVIDIA के मौजूदा इन्फ्रास्ट्रक्चर में प्रवेश का रास्ता चुन रहा है। कंपनी ने कहा है कि वह अपने अगली पीढ़ी के Raptor inference XPU में NVIDIA की NVLink Fusion तकनीक जोड़ेगी। इससे Raptor चिप्स NVIDIA की MGX रैक आर्किटेक्चर और व्यापक AI प्लेटफॉर्म से जुड़ सकेंगे। दोनों कंपनियां इसे कई वर्षों की उत्पाद-रोडमैप साझेदारी बता रही हैं; MGX रैक में एकीकृत शुरुआती Raptor XPUs की उपलब्धता 2027 की चौथी तिमाही में अपेक्षित है। 18

घोषणा का असल मतलब क्या है?

NVLink Fusion, NVIDIA की हाई-बैंडविड्थ और कम-लेटेंसी इंटरकनेक्ट तकनीक तथा IP है। इसका उद्देश्य कस्टम CPU और XPU को NVIDIA के AI इन्फ्रास्ट्रक्चर में जोड़ना है। d-Matrix के लिए इसका अर्थ है कि Raptor को केवल किसी विशेष, अलग से तैयार किए गए सिस्टम में तैनात करने के बजाय NVIDIA के NVLink scale-up नेटवर्क, Spectrum-X scale-out नेटवर्क और MGX रैक डिजाइनों के साथ जोड़ा जा सकेगा। 114

योजनाबद्ध रैक में NVIDIA Vera CPUs, NVLink स्विच, BlueField-4 DPUs, ConnectX-9 SuperNICs और Spectrum-X Ethernet शामिल होंगे। d-Matrix का कहना है कि इससे रैक, नेटवर्किंग, बिजली, कूलिंग और सप्लाई-चेन एकीकरण के लिए एक सत्यापित रास्ता मिलता है—वे काम जिन्हें किसी कस्टम एक्सेलरेटर विक्रेता को सामान्यतः खुद समेटना पड़ता है। 18

सीधी भाषा में, यह केवल सर्वर में एक और चिप लगाने की घोषणा नहीं है। यह पूरे सिस्टम के एकीकरण की योजना है। डेटा सेंटर ऑपरेटर GPU, CPU और d-Matrix XPU के लिए अलग-अलग रैक तैयार करने के बजाय एक साझा NVIDIA-केंद्रित इन्फ्रास्ट्रक्चर अपना सकते हैं। 1

NVIDIA GPU और Raptor साथ कैसे काम कर सकते हैं?

प्रस्तावित मॉडल को डिसएग्रीगेटेड इन्फरेंस कहा जाता है—यानी इन्फरेंस के अलग चरण अलग प्रोसेसर संभालें। इसमें NVIDIA GPU कंप्यूट-गहन प्रीफिल चरण चलाएंगे, जबकि d-Matrix का विशेष हार्डवेयर डिकोड चरण के लिए लक्षित है।

• प्रीफिल: उपयोगकर्ता के प्रॉम्प्ट को प्रोसेस करना।
• डिकोड: मॉडल द्वारा आगे के उत्तर को एक-एक टोकन के रूप में तैयार करना।

मकसद यह है कि हर प्रोसेसर उस चरण को संभाले जिसके लिए वह बनाया गया है। d-Matrix पहले ही कह चुका है कि Parasail अपने मौजूदा Corsair एक्सेलरेटर्स को NVIDIA Hopper और Blackwell सिस्टम के साथ इसी व्यापक प्रीफिल-डिकोड तरीके से तैनात करेगा। 22

हालांकि, प्रदर्शन लाभ वर्कलोड पर निर्भर होंगे। Parasail का “10 गुना तक तेज और अधिक किफायती” सेवा का दावा चुनिंदा वर्कलोड के लिए कंपनी और उसके साझेदार का दावा है; इसे d-Matrix हार्डवेयर और GPU के बीच सार्वभौमिक, स्वतंत्र रूप से सत्यापित तुलना नहीं माना जा सकता। 22

रैक की योजना और समयसीमा

d-Matrix ने कहा है कि उसका पहला Raptor रैक NVIDIA की MGX रेफरेंस आर्किटेक्चर पर आधारित होगा। रोडमैप संबंधी रिपोर्टिंग में NVL144-शैली का एक डिज़ाइन बताया गया है, जिसका लक्ष्य एक NVLink फैब्रिक में अधिकतम 144 Raptor एक्सेलरेटर्स को जोड़ना है। ये विवरण भविष्य की योजना हैं, किसी शिपिंग उत्पाद की गारंटी नहीं। 2

फिलहाल d-Matrix की स्पष्ट उपलब्धता समयसीमा यही है: NVIDIA MGX रैक में एकीकृत शुरुआती Raptor XPUs Q4 2027 में आने की उम्मीद है। 8

चूंकि Raptor अभी MGX का शिपिंग उत्पाद नहीं है, इसलिए प्रदर्शन, क्षमता और परिनियोजन के दावों को अंतिम हार्डवेयर तथा स्वतंत्र रूप से जांचे जा सकने वाले बेंचमार्क आने तक रोडमैप लक्ष्य ही समझना चाहिए।

तीसरे पक्ष के एक्सेलरेटर से NVIDIA को फायदा क्यों?

पहली नजर में यह लग सकता है कि किसी दूसरे विक्रेता के inference प्रोसेसर को समर्थन देना NVIDIA की भूमिका कम करेगा। रणनीतिक तर्क उलटा है: अगर कंप्यूट चिप NVIDIA GPU न भी हो, तब भी NVIDIA अपना AI प्लेटफॉर्म आधारभूत विकल्प बनाए रखना चाहता है।

NVLink Fusion से महत्वपूर्ण प्लेटफॉर्म परतें—जैसे scale-up फैब्रिक, नेटवर्किंग, रैक आर्किटेक्चर और संबंधित इन्फ्रास्ट्रक्चर—NVIDIA के इकोसिस्टम में रहती हैं। d-Matrix और उसके ग्राहकों के लिए इससे एकीकरण का जोखिम घट सकता है और तैनाती तेज हो सकती है। NVIDIA के लिए इसका मतलब है कि पूरी तरह गैर-NVIDIA क्लस्टर बनाने की जरूरत कम हो सकती है। 114

इसी संदर्भ में NVIDIA अपने प्लेटफॉर्म को “vertically integrated and horizontally open” कहता है।

• वर्टिकली इंटीग्रेटेड का मतलब है कि NVIDIA कंप्यूट-कनेक्टिविटी, नेटवर्किंग, रैक डिज़ाइन और व्यापक AI प्लेटफॉर्म की कई परतों को समन्वित करता है।
• हॉरिजॉन्टली ओपन का मतलब है कि कस्टम CPU और XPU विक्रेता NVLink Fusion के जरिए अपने सिलिकॉन को इस प्लेटफॉर्म से जोड़ सकते हैं। 114

इसका यह अर्थ नहीं कि हर एक्सेलरेटर एक-दूसरे का सीधा विकल्प है या सभी का प्रदर्शन समान होगा। इस संदर्भ में “fungible” को एक परिचालन लक्ष्य के रूप में समझना बेहतर है: ऑपरेटर साझा इन्फ्रास्ट्रक्चर आधार रखते हुए, वर्कलोड के अनुरूप कंप्यूट संसाधन चुन सकें।

Groq 3 के साथ तुलना

Raptor की योजना NVIDIA GPUs के साथ प्रीफिल-डिकोड विभाजन में पूरक है, लेकिन यह NVIDIA के प्रस्तावित Groq 3 LPU-आधारित सिस्टम जैसी विशेषीकृत inference श्रेणी में भी आता है। NVIDIA ने Groq 3 LPX को डिकोड के लिए बनाया गया समाधान बताया है, जो Vera Rubin NVL72 इन्फ्रास्ट्रक्चर के साथ जोड़ा जा सकता है। 24

इससे एक दोहरा संबंध बनता है। Raptor, NVIDIA GPU का पूरक हो सकता है और NVIDIA प्लेटफॉर्म इन्फ्रास्ट्रक्चर का उपयोग कर सकता है; साथ ही यह NVIDIA के अपने विशेषीकृत डिकोड समाधान से संभावित प्रतिस्पर्धा भी कर सकता है। उपलब्ध जानकारी के आधार पर लेटेंसी, थ्रूपुट, बिजली खपत, कीमत या उपलब्धता पर दोनों के बीच सार्थक प्रत्यक्ष तुलना नहीं की जा सकती।

फंडिंग और Corsair का संदर्भ

d-Matrix के अनुसार, नवंबर 2025 की Series C फंडिंग में उसे 27.5 करोड़ डॉलर मिले और कंपनी का मूल्यांकन 2 अरब डॉलर रहा। इसके साथ कुल फंडिंग 45 करोड़ डॉलर हो गई। 27 कंपनी का मौजूदा inference प्लेटफॉर्म Corsair है, जबकि Raptor NVLink Fusion रोडमैप में नामित अगली पीढ़ी का XPU है।

Corsair पहले से Parasail के साथ d-Matrix की साझेदारी का आधार है। Parasail ने कहा है कि वह चुनिंदा inference वर्कलोड के लिए इन एक्सेलरेटर्स को NVIDIA इन्फ्रास्ट्रक्चर के साथ तैनात करेगा। Raptor की अहमियत यह है कि d-Matrix अब NVIDIA के रैक-स्तरीय वातावरण में प्रवेश का अधिक सीधा रास्ता तैयार कर रहा है। 22

क्या अभी पता नहीं है?

दोनों कंपनियों ने समझौते की वित्तीय शर्तें सार्वजनिक नहीं की हैं। इसलिए लाइसेंस रॉयल्टी, न्यूनतम खरीद प्रतिबद्धता, इंजीनियरिंग शुल्क, राजस्व-साझेदारी या किसी खास व्यावसायिक रियायत के बारे में सार्वजनिक रिकॉर्ड कोई निष्कर्ष नहीं देता।

इस घोषणा को इसलिए एक महत्वपूर्ण इन्फ्रास्ट्रक्चर रोडमैप के रूप में देखना चाहिए: d-Matrix को NVIDIA-आधारित AI फैक्ट्रियों में विशेषीकृत डिकोड हार्डवेयर तैनात करने का रास्ता मिलता है, और NVIDIA उन कंप्यूट चिप्स की श्रेणी बढ़ाता है जो उसके इंटरकनेक्ट और रैक इकोसिस्टम पर निर्भर हो सकते हैं। वास्तविक दुनिया में इससे बेहतर inference लागत या प्रदर्शन मिलेगा या नहीं, यह अंतिम हार्डवेयर, सॉफ्टवेयर एकीकरण, मूल्य निर्धारण और स्वतंत्र रूप से दोहराए जा सकने वाले वर्कलोड नतीजों पर निर्भर करेगा। 18