तकनीकी बदलाव: डुअल-साइड पावर डिलीवरी

बेस Intel 14A नोड पहले से ही Intel के 'PowerDirect' बैकसाइड पावर डिलीवरी नेटवर्क (BSPDN) का उपयोग करता है, जहाँ पावर रूटिंग वेफर के पिछले हिस्से से संभाली जाती है । रिपोर्ट किया गया 14A2 वेरिएंट एक अधिक आक्रामक दृष्टिकोण अपनाएगा: चिप को आगे और पीछे दोनों तरफ से एक साथ बिजली की आपूर्ति ।

यह डुअल-साइड आर्किटेक्चर बेस 14A इम्प्लीमेंटेशन की तुलना में सख्त मेटल पिच और उच्च ट्रांजिस्टर डेंसिटी को सक्षम करने के लिए है । विशेष रूप से:

• बेस 14A M0 मेटल पिच: 28nm ।
• 14A2 का लक्ष्य M0 मेटल पिच: ~21nm, जो डुअल-साइड पावर दृष्टिकोण द्वारा संभव किए गए डबल-पैटर्निंग संवर्द्धन के माध्यम से प्राप्त किया जाएगा ।

चूंकि बेस 14A पहले से ही Intel 18A की तुलना में ~30% चिप डेंसिटी सुधार का वादा करता है, 14A2 वेरिएंट और भी अधिक डेंसिटी लाभ प्रदान कर सकता है – हालांकि Intel ने उपलब्ध स्रोतों में 14A2 के लिए कोई सटीक आंकड़ा प्रकाशित नहीं किया है ।

इस बदलाव के पीछे क्या है?

यह बदलाव TSMC के A14 (1.4nm-क्लास) और Samsung के SF1.4 प्रयासों से बढ़ते प्रतिस्पर्धी दबाव की सीधी प्रतिक्रिया है । जैसे-जैसे 1.4nm की दौड़ तेज हो रही है, Intel को बेस 14A नोड की पेशकश से परे एक डेंसिटी डिफरेंशिएटर की आवश्यकता है। डुअल-साइड पावर डिलीवरी को इसे हासिल करने का एक तरीका माना जा रहा है, हालांकि यह तकनीकी चुनौतियाँ भी लाता है, जिनमें बढ़ा हुआ इलेक्ट्रिकल रेजिस्टेंस और नई कम्पोजिट पावर-डिलीवरी संरचनाओं की आवश्यकता शामिल है ।

मुख्य रोडमैप माइलस्टोन (Intel 14A / 14A2)

Intel CEO लिप-बू टैन ने अपडेटेड टाइमलाइन गाइडेंस प्रदान की है। निम्न तालिका हालिया रिपोर्टों और Intel के अपने खुलासों के आधार पर प्रमुख माइलस्टोन का सारांश प्रस्तुत करती है:

टैन ने 0.9 PDK को 14A प्रक्रिया का 'होली ग्रेल' बताया है, और इसे ग्राहक जुड़ाव के लिए एक महत्वपूर्ण चेकपॉइंट माना है । यह शेड्यूल पिछले गाइडेंस से लगभग एक साल की देरी का प्रतिनिधित्व करता है, जिसमें 2027 में रिस्क प्रोडक्शन का लक्ष्य रखा गया था ।

TSMC और Samsung के साथ टाइमलाइन तुलना

TSMC एक ब्लूमबर्ग रिपोर्ट के अनुसार, 2028 में अपनी A14 निर्माण प्रक्रिया का उत्पादन शुरू करने की योजना बना रहा है । कई अन्य स्रोत TSMC के A14 के लिए 2028 HVM लक्ष्य की पुष्टि करते हैं । उल्लेखनीय है कि TSMC के A14 का पहला संस्करण बैकसाइड पावर डिलीवरी के बिना होगा; बैकसाइड पावर रेल (A14P) वाला एक वेरिएंट 2029 के लिए योजनाबद्ध है ।

Samsung का व्यापक 1.4nm प्रतिस्पर्धी परिदृश्य के हिस्से के रूप में उल्लेख किया गया है, लेकिन प्रदान किए गए स्रोत SF1.4 के लिए वर्तमान पुष्टि किए गए रिस्क-प्रोडक्शन या मास-प्रोडक्शन शेड्यूल को स्थापित नहीं करते हैं ।

मुख्य निष्कर्ष: Intel का रिपोर्टेड 2029 वॉल्यूम-प्रोडक्शन लक्ष्य TSMC के रिपोर्टेड 2028 A14 प्रोडक्शन टाइमिंग से लगभग एक साल पीछे है। हालांकि, टैन ने कहा है कि Intel 14A के समय को TSMC के A14 के साथ निकटता से मेल खाता हुआ देखता है, दोनों ही 1.4nm वर्ग में स्थित हैं । Samsung की टाइमलाइन अनिश्चित बनी हुई है ।

14A से परे व्यापक महत्वाकांक्षाएँ

CEO लिप-बू टैन ने पुष्टि की है कि Intel ने पहले ही 14A से आगे दो प्रोसेस नोड्स पर डेवलपमेंट शुरू कर दिया है :

• 10A (1nm-क्लास) – अब शुरुआती डेवलपमेंट में ।
• 7A (sub-1nm) – शुरुआती डेवलपमेंट में ।

टैन ने यह बात बोस्टन में J.P. Morgan के 54वें वार्षिक ग्लोबल टेक्नोलॉजी, मीडिया एंड कम्युनिकेशंस कॉन्फ्रेंस में Intel के प्रोसेस रोडमैप पर चर्चा करते हुए बताई । यह इंगित करता है कि Intel 14A से काफी आगे एक बहु-पीढ़ी के एंगस्ट्रॉम-युग के रोडमैप की रूपरेखा तैयार कर रहा है ।

सारांश

Intel का बेस 14A नोड RibbonFET 2 गेट-ऑल-अराउंड ट्रांजिस्टर और PowerDirect बैकसाइड पावर डिलीवरी का उपयोग करता है, जो Intel 18A की तुलना में 30% तक चिप-डेंसिटी सुधार प्रदान करता है । रिपोर्ट किया गया 14A2 वेरिएंट डुअल-साइड पावर डिलीवरी आर्किटेक्चर और सख्त 21nm M0 पिच के साथ डेंसिटी पर प्रतिस्पर्धा करने पर विचार किया जा रहा है । मुख्य माइलस्टोन अक्टूबर 2026 में PDK 0.9, 2028 में रिस्क प्रोडक्शन और 2029 में HVM हैं । यह टाइमलाइन Intel को TSMC के रिपोर्टेड 2028 A14 प्रोडक्शन टार्गेट से लगभग एक साल पीछे रखती है । 14A से आगे, Intel लंबी अवधि के लिए 10A और 7A प्रोसेस नोड्स विकसित कर रहा है ।

तकनीकी बदलाव: डुअल-साइड पावर डिलीवरी

बेस Intel 14A नोड पहले से ही Intel के 'PowerDirect' बैकसाइड पावर डिलीवरी नेटवर्क (BSPDN) का उपयोग करता है, जहाँ पावर रूटिंग वेफर के पिछले हिस्से से संभाली जाती है । रिपोर्ट किया गया 14A2 वेरिएंट एक अधिक आक्रामक दृष्टिकोण अपनाएगा: चिप को आगे और पीछे दोनों तरफ से एक साथ बिजली की आपूर्ति ।

यह डुअल-साइड आर्किटेक्चर बेस 14A इम्प्लीमेंटेशन की तुलना में सख्त मेटल पिच और उच्च ट्रांजिस्टर डेंसिटी को सक्षम करने के लिए है । विशेष रूप से:

• बेस 14A M0 मेटल पिच: 28nm ।
• 14A2 का लक्ष्य M0 मेटल पिच: ~21nm, जो डुअल-साइड पावर दृष्टिकोण द्वारा संभव किए गए डबल-पैटर्निंग संवर्द्धन के माध्यम से प्राप्त किया जाएगा ।

चूंकि बेस 14A पहले से ही Intel 18A की तुलना में ~30% चिप डेंसिटी सुधार का वादा करता है, 14A2 वेरिएंट और भी अधिक डेंसिटी लाभ प्रदान कर सकता है – हालांकि Intel ने उपलब्ध स्रोतों में 14A2 के लिए कोई सटीक आंकड़ा प्रकाशित नहीं किया है ।

इस बदलाव के पीछे क्या है?

यह बदलाव TSMC के A14 (1.4nm-क्लास) और Samsung के SF1.4 प्रयासों से बढ़ते प्रतिस्पर्धी दबाव की सीधी प्रतिक्रिया है । जैसे-जैसे 1.4nm की दौड़ तेज हो रही है, Intel को बेस 14A नोड की पेशकश से परे एक डेंसिटी डिफरेंशिएटर की आवश्यकता है। डुअल-साइड पावर डिलीवरी को इसे हासिल करने का एक तरीका माना जा रहा है, हालांकि यह तकनीकी चुनौतियाँ भी लाता है, जिनमें बढ़ा हुआ इलेक्ट्रिकल रेजिस्टेंस और नई कम्पोजिट पावर-डिलीवरी संरचनाओं की आवश्यकता शामिल है ।

मुख्य रोडमैप माइलस्टोन (Intel 14A / 14A2)

Intel CEO लिप-बू टैन ने अपडेटेड टाइमलाइन गाइडेंस प्रदान की है। निम्न तालिका हालिया रिपोर्टों और Intel के अपने खुलासों के आधार पर प्रमुख माइलस्टोन का सारांश प्रस्तुत करती है:

टैन ने 0.9 PDK को 14A प्रक्रिया का 'होली ग्रेल' बताया है, और इसे ग्राहक जुड़ाव के लिए एक महत्वपूर्ण चेकपॉइंट माना है । यह शेड्यूल पिछले गाइडेंस से लगभग एक साल की देरी का प्रतिनिधित्व करता है, जिसमें 2027 में रिस्क प्रोडक्शन का लक्ष्य रखा गया था ।

TSMC और Samsung के साथ टाइमलाइन तुलना

TSMC एक ब्लूमबर्ग रिपोर्ट के अनुसार, 2028 में अपनी A14 निर्माण प्रक्रिया का उत्पादन शुरू करने की योजना बना रहा है । कई अन्य स्रोत TSMC के A14 के लिए 2028 HVM लक्ष्य की पुष्टि करते हैं । उल्लेखनीय है कि TSMC के A14 का पहला संस्करण बैकसाइड पावर डिलीवरी के बिना होगा; बैकसाइड पावर रेल (A14P) वाला एक वेरिएंट 2029 के लिए योजनाबद्ध है ।

Samsung का व्यापक 1.4nm प्रतिस्पर्धी परिदृश्य के हिस्से के रूप में उल्लेख किया गया है, लेकिन प्रदान किए गए स्रोत SF1.4 के लिए वर्तमान पुष्टि किए गए रिस्क-प्रोडक्शन या मास-प्रोडक्शन शेड्यूल को स्थापित नहीं करते हैं ।

मुख्य निष्कर्ष: Intel का रिपोर्टेड 2029 वॉल्यूम-प्रोडक्शन लक्ष्य TSMC के रिपोर्टेड 2028 A14 प्रोडक्शन टाइमिंग से लगभग एक साल पीछे है। हालांकि, टैन ने कहा है कि Intel 14A के समय को TSMC के A14 के साथ निकटता से मेल खाता हुआ देखता है, दोनों ही 1.4nm वर्ग में स्थित हैं । Samsung की टाइमलाइन अनिश्चित बनी हुई है ।

14A से परे व्यापक महत्वाकांक्षाएँ

CEO लिप-बू टैन ने पुष्टि की है कि Intel ने पहले ही 14A से आगे दो प्रोसेस नोड्स पर डेवलपमेंट शुरू कर दिया है :

• 10A (1nm-क्लास) – अब शुरुआती डेवलपमेंट में ।
• 7A (sub-1nm) – शुरुआती डेवलपमेंट में ।

टैन ने यह बात बोस्टन में J.P. Morgan के 54वें वार्षिक ग्लोबल टेक्नोलॉजी, मीडिया एंड कम्युनिकेशंस कॉन्फ्रेंस में Intel के प्रोसेस रोडमैप पर चर्चा करते हुए बताई । यह इंगित करता है कि Intel 14A से काफी आगे एक बहु-पीढ़ी के एंगस्ट्रॉम-युग के रोडमैप की रूपरेखा तैयार कर रहा है ।

सारांश

Intel का बेस 14A नोड RibbonFET 2 गेट-ऑल-अराउंड ट्रांजिस्टर और PowerDirect बैकसाइड पावर डिलीवरी का उपयोग करता है, जो Intel 18A की तुलना में 30% तक चिप-डेंसिटी सुधार प्रदान करता है । रिपोर्ट किया गया 14A2 वेरिएंट डुअल-साइड पावर डिलीवरी आर्किटेक्चर और सख्त 21nm M0 पिच के साथ डेंसिटी पर प्रतिस्पर्धा करने पर विचार किया जा रहा है । मुख्य माइलस्टोन अक्टूबर 2026 में PDK 0.9, 2028 में रिस्क प्रोडक्शन और 2029 में HVM हैं । यह टाइमलाइन Intel को TSMC के रिपोर्टेड 2028 A14 प्रोडक्शन टार्गेट से लगभग एक साल पीछे रखती है । 14A से आगे, Intel लंबी अवधि के लिए 10A और 7A प्रोसेस नोड्स विकसित कर रहा है ।