Huawei का Kirin 2026: LogicFolding आर्किटेक्चर के दम पर EUV लिथोग्राफी के बिना ही 238 MTr/mm² की ट्रांजिस्टर डेंसिटी
Huawei ने नए LogicFolding आर्किटेक्चर के साथ Kirin 2026 चिप में 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²) की डेंसिटी हासिल की है — जो पिछली पीढ़ी से 53.5% अधिक है [3][4][6]। यह उपलब्धि बिना किसी छोटे प्रोसेस नोड या EUV लिथोग्राफी मशीन के हासिल की गई है, जो अमेरिकी प्रतिबंधों के कारण Huawei के लिए उपलब्ध न...
प्रकाशितकर्ताDeepSeek-V4-Flash से संपादितGPT Image 1.5 से चित्र बनाए गए
Huawei ने नए LogicFolding आर्किटेक्चर के साथ Kirin 2026 चिप में 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²) की डेंसिटी हासिल की है — जो पिछली पीढ़ी से 53.5% अधिक है [3][4][6]।
यह उपलब्धि बिना किसी छोटे प्रोसेस नोड या EUV लिथोग्राफी मशीन के हासिल की गई है, जो अमेरिकी प्रतिबंधों के कारण Huawei के लिए उपलब्ध नहीं हैं [2][10]।
LogicFolding, 3D चिप स्टैकिंग तकनीक है जो सिग्नल प्रसार विलंब (τ) को कम करती है। इसमें 1.5 µm की अल्ट्रा फाइन हाइब्रिड बॉन्डिंग पिच का उपयोग किया गया है, जो पारंपरिक TSV की तुलना में 16–36 गुना सघन वर्टिकल इंटरकनेक्ट...
Huawei का दावा है कि 2031 तक वह इसी तकनीक के ज़रिए 1.4 नैनोमीटर (14 Å) प्रोसेस नोड के बराबर ट्रांजिस्टर डेंसिटी हासिल कर लेगा [2][6]।
Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026Conceptual diagram of LogicFolding, Huawei's 3D chip-stacking architecture that achieved a 53.5% transistor density boost in the Kirin 2026 chip without EUV lithography.
AI संकेत
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026. Article summary: Here are the key findings from Huawei's Version 2 Tau (τ) Scaling Law paper, presented by He Tingbo at IEEE ISCAS 2026 in Shanghai.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an
openai.com
शंघाई में आयोजित 2026 IEEE इंटरनेशनल सिम्पोजियम ऑन सर्किट्स एंड सिस्टम्स (ISCAS) में, Huawei के चिप प्रमुख हे टिंगबो ने Tau (τ) स्केलिंग लॉ के वर्शन 2 को पेश करते हुए अपने आगामी Kirin 2026 प्रोसेसर का विस्तृत प्रोडक्शन डेटा जारी किया । Kirin 2026 पहला कमर्शियल चिप है जो LogicFolding आर्किटेक्चर को अपनाता है। यह एक 3D स्टैकिंग तकनीक है जो छोटे ट्रांजिस्टर ज्योमेट्री या एक्सट्रीम अल्ट्रावॉयलेट (EUV) लिथोग्राफी पर निर्भर हुए बिना महत्वपूर्ण प्रदर्शन लाभ प्राप्त करती है ।
Studio Global AI
अपना शोध जारी रखें
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
"Huawei का Kirin 2026: LogicFolding आर्किटेक्चर के दम पर EUV लिथोग्राफी के बिना ही 238 MTr/mm² की ट्रांजिस्टर डेंसिटी" का संक्षिप्त उत्तर क्या है?
Huawei ने नए LogicFolding आर्किटेक्चर के साथ Kirin 2026 चिप में 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²) की डेंसिटी हासिल की है — जो पिछली पीढ़ी से 53.5% अधिक है [3][4][6]।
सबसे पहले सत्यापित करने योग्य मुख्य बिंदु क्या हैं?
Huawei ने नए LogicFolding आर्किटेक्चर के साथ Kirin 2026 चिप में 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²) की डेंसिटी हासिल की है — जो पिछली पीढ़ी से 53.5% अधिक है [3][4][6]। यह उपलब्धि बिना किसी छोटे प्रोसेस नोड या EUV लिथोग्राफी मशीन के हासिल की गई है, जो अमेरिकी प्रतिबंधों के कारण Huawei के लिए उपलब्ध नहीं हैं [2][10]।
मुझे अभ्यास में आगे क्या करना चाहिए?
LogicFolding, 3D चिप स्टैकिंग तकनीक है जो सिग्नल प्रसार विलंब (τ) को कम करती है। इसमें 1.5 µm की अल्ट्रा फाइन हाइब्रिड बॉन्डिंग पिच का उपयोग किया गया है, जो पारंपरिक TSV की तुलना में 16–36 गुना सघन वर्टिकल इंटरकनेक्ट...
Huawei का Kirin 2026: LogicFolding आर्किटेक्चर के दम पर EUV लिथोग्राफी के बिना ही 238 MTr/mm² की ट्रांजिस्टर डेंसिटी
Huawei ने नए LogicFolding आर्किटेक्चर के साथ Kirin 2026 चिप में 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²) की डेंसिटी हासिल की है — जो पिछली पीढ़ी से 53.5% अधिक है [3][4][6]। यह उपलब्धि बिना किसी छोटे प्रोसेस नोड या EUV लिथोग्राफी मशीन के हासिल की गई है, जो अमेरिकी प्रतिबंधों के कारण Huawei के लिए उपलब्ध न...
प्रकाशितकर्ताDeepSeek-V4-Flash से संपादितGPT Image 1.5 से चित्र बनाए गए
Huawei ने नए LogicFolding आर्किटेक्चर के साथ Kirin 2026 चिप में 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²) की डेंसिटी हासिल की है — जो पिछली पीढ़ी से 53.5% अधिक है [3][4][6]।
यह उपलब्धि बिना किसी छोटे प्रोसेस नोड या EUV लिथोग्राफी मशीन के हासिल की गई है, जो अमेरिकी प्रतिबंधों के कारण Huawei के लिए उपलब्ध नहीं हैं [2][10]।
LogicFolding, 3D चिप स्टैकिंग तकनीक है जो सिग्नल प्रसार विलंब (τ) को कम करती है। इसमें 1.5 µm की अल्ट्रा फाइन हाइब्रिड बॉन्डिंग पिच का उपयोग किया गया है, जो पारंपरिक TSV की तुलना में 16–36 गुना सघन वर्टिकल इंटरकनेक्ट...
Huawei का दावा है कि 2031 तक वह इसी तकनीक के ज़रिए 1.4 नैनोमीटर (14 Å) प्रोसेस नोड के बराबर ट्रांजिस्टर डेंसिटी हासिल कर लेगा [2][6]।
Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026Conceptual diagram of LogicFolding, Huawei's 3D chip-stacking architecture that achieved a 53.5% transistor density boost in the Kirin 2026 chip without EUV lithography.
AI संकेत
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026. Article summary: Here are the key findings from Huawei's Version 2 Tau (τ) Scaling Law paper, presented by He Tingbo at IEEE ISCAS 2026 in Shanghai.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an
openai.com
शंघाई में आयोजित 2026 IEEE इंटरनेशनल सिम्पोजियम ऑन सर्किट्स एंड सिस्टम्स (ISCAS) में, Huawei के चिप प्रमुख हे टिंगबो ने Tau (τ) स्केलिंग लॉ के वर्शन 2 को पेश करते हुए अपने आगामी Kirin 2026 प्रोसेसर का विस्तृत प्रोडक्शन डेटा जारी किया । Kirin 2026 पहला कमर्शियल चिप है जो LogicFolding आर्किटेक्चर को अपनाता है। यह एक 3D स्टैकिंग तकनीक है जो छोटे ट्रांजिस्टर ज्योमेट्री या एक्सट्रीम अल्ट्रावॉयलेट (EUV) लिथोग्राफी पर निर्भर हुए बिना महत्वपूर्ण प्रदर्शन लाभ प्राप्त करती है ।
Studio Global AI
अपना शोध जारी रखें
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
"Huawei का Kirin 2026: LogicFolding आर्किटेक्चर के दम पर EUV लिथोग्राफी के बिना ही 238 MTr/mm² की ट्रांजिस्टर डेंसिटी" का संक्षिप्त उत्तर क्या है?
Huawei ने नए LogicFolding आर्किटेक्चर के साथ Kirin 2026 चिप में 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²) की डेंसिटी हासिल की है — जो पिछली पीढ़ी से 53.5% अधिक है [3][4][6]।
सबसे पहले सत्यापित करने योग्य मुख्य बिंदु क्या हैं?
Huawei ने नए LogicFolding आर्किटेक्चर के साथ Kirin 2026 चिप में 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²) की डेंसिटी हासिल की है — जो पिछली पीढ़ी से 53.5% अधिक है [3][4][6]। यह उपलब्धि बिना किसी छोटे प्रोसेस नोड या EUV लिथोग्राफी मशीन के हासिल की गई है, जो अमेरिकी प्रतिबंधों के कारण Huawei के लिए उपलब्ध नहीं हैं [2][10]।
मुझे अभ्यास में आगे क्या करना चाहिए?
LogicFolding, 3D चिप स्टैकिंग तकनीक है जो सिग्नल प्रसार विलंब (τ) को कम करती है। इसमें 1.5 µm की अल्ट्रा फाइन हाइब्रिड बॉन्डिंग पिच का उपयोग किया गया है, जो पारंपरिक TSV की तुलना में 16–36 गुना सघन वर्टिकल इंटरकनेक्ट...
Huawei ने खुलासा किया कि पिछले छह वर्षों में उसने Tau स्केलिंग लॉ के आधार पर 381 चिप्स डिज़ाइन और मास-प्रोड्यूस किए हैं, जो स्मार्टफोन, AI एक्सेलेरेटर, ऑटोमोटिव इलेक्ट्रॉनिक्स और इंफ्रास्ट्रक्चर जैसे क्षेत्रों में उपयोग होते हैं । Kirin 2026 के लिए रिपोर्ट किए गए प्रमुख आंकड़े इस प्रकार हैं:
ट्रांजिस्टर डेंसिटी: 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²), जो पिछली पीढ़ी के 155 MTr/mm² से 53.5–55% की वृद्धि है, और यह उसी प्रोसेस नोड पर हासिल की गई है ।
ऊर्जा दक्षता लाभ: परफॉरमेंस-कोर पावर एफिशिएंसी में 40–41% का सुधार ।
पीक क्लॉक फ्रीक्वेंसी: लगभग 3.1 GHz परफॉरमेंस कोर के लिए ।
रोडमैप लक्ष्य: 2031 तक, Tau स्केलिंग लॉ पर आधारित हाई-एंड चिप्स 1.4 nm (14 Å) प्रोसेस नोड के बराबर ट्रांजिस्टर डेंसिटी तक पहुंचने की उम्मीद है ।
LogicFolding 1.5 µm बॉन्डिंग पिच पर सिग्नल प्रसार को कैसे बेहतर बनाता है
LogicFolding एक 3D चिप आर्किटेक्चर है जो लॉजिक सर्किट्स को एक सपाट परत से दो या अधिक लंबवत रूप से स्टैक्ड एक्टिव लेयर्स में "फोल्ड" करता है । इसका प्रमुख तंत्र दो परस्पर जुड़े नवाचारों के माध्यम से काम करता है:
शॉर्टन की गई क्रिटिकल-पथ वायरिंग: क्रिटिकल लॉजिक पथों को स्टैक्ड लेयर्स में वितरित करके, सिग्नल को यात्रा करने के लिए आवश्यक भौतिक दूरी काफी कम हो जाती है, जिससे रेसिस्टिव-कैपेसिटिव (RC) विलंब में कटौती होती है, जो सिग्नल प्रसार समय का प्रमुख घटक है ।
अल्ट्रा-फाइन 1.5 µm हाइब्रिड बॉन्डिंग पिच: Huawei का 2026 Kirin, 1.5 µm बॉन्ड-पिच 3D-स्टैक्ड आर्किटेक्चर का उपयोग करता है, जो एडवांस्ड वेफर-टू-वेफर हाइब्रिड बॉन्डिंग द्वारा सक्षम है । यह सामान्य थ्रू-सिलिकॉन वायर्स (TSVs) की तुलना में प्रदान करता है, जो डाइज़ के बीच बारीक-दानेदार आर्किटेक्चरल विभाजन की अनुमति देता है और रूटिंग को और अनुकूलित करता है ।
इसका संयुक्त प्रभाव सीधे टाइम कॉन्स्टेंट τ (सिग्नल प्रसार विलंब)—Tau स्केलिंग लॉ का केंद्रीय ऑप्टिमाइज़ेशन लक्ष्य—को संपीड़ित करता है, न कि छोटे ट्रांजिस्टर ज्योमेट्री पर निर्भर रहने के बजाय । हे टिंगबो ने कहा कि पिछली पीढ़ियों में डेंसिटी को 126 से 155 MTr/mm² तक ले जाने में तीन साल लग गए थे, जबकि LogicFolding ने एक ही पीढ़ी में 238 MTr/mm² तक की छलांग लगा दी ।
बिना छोटे प्रोसेस नोड के ट्रांजिस्टर डेंसिटी
Huawei ने Kirin 2026 चिप पर 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²) हासिल किया, बिना किसी छोटे मैन्युफैक्चरिंग नोड पर जाए । यह डेंसिटी TSMC के 3 nm प्रोसेस और Intel के 18A नोड के बराबर है, और यह सब मौजूदा चीनी फैब्रिकेशन इंफ्रास्ट्रक्चर पर हासिल किया गया है, जिसे व्यापक रूप से SMIC का 7nm-क्लास DUV-आधारित प्रोसेस माना जाता है ।
मीट्रिक
LogicFolding से पहले
LogicFolding के साथ
सुधार
ट्रांजिस्टर डेंसिटी
155 MTr/mm²
238 MTr/mm²
+53.5–55%
ऊर्जा दक्षता (P-कोर)
बेसलाइन
+40–41%
पीक क्लॉक फ्रीक्वेंसी
~2.7 GHz (अनुमानित)
~3.1 GHz
प्रोसेस नोड
अपरिवर्तित
अपरिवर्तित
N/A
यह रणनीति Huawei को अमेरिकी EUV निर्यात प्रतिबंधों को बायपास करने में कैसे मदद करती है
अमेरिकी निर्यात प्रतिबंध Huawei को ASML की EUV (एक्सट्रीम अल्ट्रावॉयलेट) लिथोग्राफी मशीनें खरीदने से रोकते हैं, जो 7 nm से नीचे के सबसे छोटे ट्रांजिस्टर फीचर को पैटर्न करने के लिए आवश्यक हैं। Huawei की रणनीति कई परस्पर जुड़ी युक्तियों के माध्यम से इस बाधा को दरकिनार करती है:
मीट्रिक बदलना: Tau स्केलिंग लॉ ज्योमेट्रिक स्केलिंग (मूर का नियम) को टाइम स्केलिंग से बदल देता है, जो लिथोग्राफिक सिकुड़न के बजाय आर्किटेक्चरल और 3D नवाचार के माध्यम से सिग्नल प्रसार विलंब (τ) को अनुकूलित करता है ।
लिथोग्राफी-अज्ञेयवादी डेंसिटी लाभ: LogicFolding का डेंसिटी लाभ वर्टिकल स्टैकिंग और छोटे इंटरकनेक्ट से आता है, महीन फोटोलिथोग्राफी से नहीं। यह Huawei को मौजूदा प्रतिबंध-संगत प्रोसेस नोड्स से अधिक प्रदर्शन निकालने की अनुमति देता है ।
EUV के विकल्प के रूप में हाइब्रिड बॉन्डिंग: Huawei की आक्रामक 1.5 µm हाइब्रिड बॉन्डिंग पिच EUV उपकरणों की आवश्यकता के बिना सघन वर्टिकल इंटरकनेक्ट प्रदान करती है। विश्लेषक फर्म SemiAnalysis ने कहा कि यह एडवांस्ड हाइब्रिड बॉन्डिंग तकनीक में प्रतिस्पर्धियों से आगे निकलने जैसा प्रतीत होता है ।
2031 तक 1.4 nm समकक्ष का रोडमैप: LogicFolding-शैली 3D इंटीग्रेशन को परिष्कृत करके, Huawei का दावा है कि वह EUV टूल्स तक कभी पहुंचे बिना 2031 तक 1.4 nm प्रक्रिया के बराबर ट्रांजिस्टर डेंसिटी तक पहुंच सकता है ।
NVIDIA के CEO जेन्सेन हुआंग ने टिप्पणी की कि Tau स्केलिंग लॉ "एक सफलता" का प्रतिनिधित्व करता है, लेकिन कहा कि यह "TSMC के लिए कोई खतरा नहीं है" ।
महत्वपूर्ण चेतावनी: कोई स्वतंत्र सत्यापन नहीं
Huawei ने स्वतंत्र बेंचमार्क डेटा प्रकाशित नहीं किया है या यह खुलासा नहीं किया है कि कौन सी चीनी फाउंड्री (व्यापक रूप से SMIC मानी जाती है) Kirin 2026 का निर्माण करती है । कई विश्लेषकों और प्रकाशनों, जिनमें द रजिस्टर और टेक टाइम्स शामिल हैं, ने कहा है कि तीसरे पक्ष के परीक्षण द्वारा प्रदर्शन की पुष्टि होने तक दावों को सावधानी के साथ लिया जाना चाहिए । ऐसे सत्यापन प्रकट होने तक, रिपोर्ट किए गए आंकड़े Huawei के अपने लक्षण वर्णन बने हुए हैं।
theregister.comHuawei's chip law looks less like Moore and more like marketing
Huawei ने खुलासा किया कि पिछले छह वर्षों में उसने Tau स्केलिंग लॉ के आधार पर 381 चिप्स डिज़ाइन और मास-प्रोड्यूस किए हैं, जो स्मार्टफोन, AI एक्सेलेरेटर, ऑटोमोटिव इलेक्ट्रॉनिक्स और इंफ्रास्ट्रक्चर जैसे क्षेत्रों में उपयोग होते हैं । Kirin 2026 के लिए रिपोर्ट किए गए प्रमुख आंकड़े इस प्रकार हैं:
ट्रांजिस्टर डेंसिटी: 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²), जो पिछली पीढ़ी के 155 MTr/mm² से 53.5–55% की वृद्धि है, और यह उसी प्रोसेस नोड पर हासिल की गई है ।
ऊर्जा दक्षता लाभ: परफॉरमेंस-कोर पावर एफिशिएंसी में 40–41% का सुधार ।
पीक क्लॉक फ्रीक्वेंसी: लगभग 3.1 GHz परफॉरमेंस कोर के लिए ।
रोडमैप लक्ष्य: 2031 तक, Tau स्केलिंग लॉ पर आधारित हाई-एंड चिप्स 1.4 nm (14 Å) प्रोसेस नोड के बराबर ट्रांजिस्टर डेंसिटी तक पहुंचने की उम्मीद है ।
LogicFolding 1.5 µm बॉन्डिंग पिच पर सिग्नल प्रसार को कैसे बेहतर बनाता है
LogicFolding एक 3D चिप आर्किटेक्चर है जो लॉजिक सर्किट्स को एक सपाट परत से दो या अधिक लंबवत रूप से स्टैक्ड एक्टिव लेयर्स में "फोल्ड" करता है । इसका प्रमुख तंत्र दो परस्पर जुड़े नवाचारों के माध्यम से काम करता है:
शॉर्टन की गई क्रिटिकल-पथ वायरिंग: क्रिटिकल लॉजिक पथों को स्टैक्ड लेयर्स में वितरित करके, सिग्नल को यात्रा करने के लिए आवश्यक भौतिक दूरी काफी कम हो जाती है, जिससे रेसिस्टिव-कैपेसिटिव (RC) विलंब में कटौती होती है, जो सिग्नल प्रसार समय का प्रमुख घटक है ।
अल्ट्रा-फाइन 1.5 µm हाइब्रिड बॉन्डिंग पिच: Huawei का 2026 Kirin, 1.5 µm बॉन्ड-पिच 3D-स्टैक्ड आर्किटेक्चर का उपयोग करता है, जो एडवांस्ड वेफर-टू-वेफर हाइब्रिड बॉन्डिंग द्वारा सक्षम है । यह सामान्य थ्रू-सिलिकॉन वायर्स (TSVs) की तुलना में प्रदान करता है, जो डाइज़ के बीच बारीक-दानेदार आर्किटेक्चरल विभाजन की अनुमति देता है और रूटिंग को और अनुकूलित करता है ।
इसका संयुक्त प्रभाव सीधे टाइम कॉन्स्टेंट τ (सिग्नल प्रसार विलंब)—Tau स्केलिंग लॉ का केंद्रीय ऑप्टिमाइज़ेशन लक्ष्य—को संपीड़ित करता है, न कि छोटे ट्रांजिस्टर ज्योमेट्री पर निर्भर रहने के बजाय । हे टिंगबो ने कहा कि पिछली पीढ़ियों में डेंसिटी को 126 से 155 MTr/mm² तक ले जाने में तीन साल लग गए थे, जबकि LogicFolding ने एक ही पीढ़ी में 238 MTr/mm² तक की छलांग लगा दी ।
बिना छोटे प्रोसेस नोड के ट्रांजिस्टर डेंसिटी
Huawei ने Kirin 2026 चिप पर 238 मिलियन ट्रांजिस्टर प्रति वर्ग मिलीमीटर (MTr/mm²) हासिल किया, बिना किसी छोटे मैन्युफैक्चरिंग नोड पर जाए । यह डेंसिटी TSMC के 3 nm प्रोसेस और Intel के 18A नोड के बराबर है, और यह सब मौजूदा चीनी फैब्रिकेशन इंफ्रास्ट्रक्चर पर हासिल किया गया है, जिसे व्यापक रूप से SMIC का 7nm-क्लास DUV-आधारित प्रोसेस माना जाता है ।
मीट्रिक
LogicFolding से पहले
LogicFolding के साथ
सुधार
ट्रांजिस्टर डेंसिटी
155 MTr/mm²
238 MTr/mm²
+53.5–55%
ऊर्जा दक्षता (P-कोर)
बेसलाइन
+40–41%
पीक क्लॉक फ्रीक्वेंसी
~2.7 GHz (अनुमानित)
~3.1 GHz
प्रोसेस नोड
अपरिवर्तित
अपरिवर्तित
N/A
यह रणनीति Huawei को अमेरिकी EUV निर्यात प्रतिबंधों को बायपास करने में कैसे मदद करती है
अमेरिकी निर्यात प्रतिबंध Huawei को ASML की EUV (एक्सट्रीम अल्ट्रावॉयलेट) लिथोग्राफी मशीनें खरीदने से रोकते हैं, जो 7 nm से नीचे के सबसे छोटे ट्रांजिस्टर फीचर को पैटर्न करने के लिए आवश्यक हैं। Huawei की रणनीति कई परस्पर जुड़ी युक्तियों के माध्यम से इस बाधा को दरकिनार करती है:
मीट्रिक बदलना: Tau स्केलिंग लॉ ज्योमेट्रिक स्केलिंग (मूर का नियम) को टाइम स्केलिंग से बदल देता है, जो लिथोग्राफिक सिकुड़न के बजाय आर्किटेक्चरल और 3D नवाचार के माध्यम से सिग्नल प्रसार विलंब (τ) को अनुकूलित करता है ।
लिथोग्राफी-अज्ञेयवादी डेंसिटी लाभ: LogicFolding का डेंसिटी लाभ वर्टिकल स्टैकिंग और छोटे इंटरकनेक्ट से आता है, महीन फोटोलिथोग्राफी से नहीं। यह Huawei को मौजूदा प्रतिबंध-संगत प्रोसेस नोड्स से अधिक प्रदर्शन निकालने की अनुमति देता है ।
EUV के विकल्प के रूप में हाइब्रिड बॉन्डिंग: Huawei की आक्रामक 1.5 µm हाइब्रिड बॉन्डिंग पिच EUV उपकरणों की आवश्यकता के बिना सघन वर्टिकल इंटरकनेक्ट प्रदान करती है। विश्लेषक फर्म SemiAnalysis ने कहा कि यह एडवांस्ड हाइब्रिड बॉन्डिंग तकनीक में प्रतिस्पर्धियों से आगे निकलने जैसा प्रतीत होता है ।
2031 तक 1.4 nm समकक्ष का रोडमैप: LogicFolding-शैली 3D इंटीग्रेशन को परिष्कृत करके, Huawei का दावा है कि वह EUV टूल्स तक कभी पहुंचे बिना 2031 तक 1.4 nm प्रक्रिया के बराबर ट्रांजिस्टर डेंसिटी तक पहुंच सकता है ।
NVIDIA के CEO जेन्सेन हुआंग ने टिप्पणी की कि Tau स्केलिंग लॉ "एक सफलता" का प्रतिनिधित्व करता है, लेकिन कहा कि यह "TSMC के लिए कोई खतरा नहीं है" ।
महत्वपूर्ण चेतावनी: कोई स्वतंत्र सत्यापन नहीं
Huawei ने स्वतंत्र बेंचमार्क डेटा प्रकाशित नहीं किया है या यह खुलासा नहीं किया है कि कौन सी चीनी फाउंड्री (व्यापक रूप से SMIC मानी जाती है) Kirin 2026 का निर्माण करती है । कई विश्लेषकों और प्रकाशनों, जिनमें द रजिस्टर और टेक टाइम्स शामिल हैं, ने कहा है कि तीसरे पक्ष के परीक्षण द्वारा प्रदर्शन की पुष्टि होने तक दावों को सावधानी के साथ लिया जाना चाहिए । ऐसे सत्यापन प्रकट होने तक, रिपोर्ट किए गए आंकड़े Huawei के अपने लक्षण वर्णन बने हुए हैं।
theregister.comHuawei's chip law looks less like Moore and more like marketing
gadgets.beebom.comHuawei Unveils 'LogicFolding' to Produce 1.4nm ...
news.futunn.comHuawei's Tau Scaling: Chip Competition Shifts from 'Node' ...
huaweicentral.comHuawei Kirin 2026: Performance, Max Clock Frequency, and 5Ghz ...
news.cgtn.comJensen Huang on Huawei's 'Tau (τ) Scaling Law': 'A breakthrough, but no threat to TSMC'