bLLC का मतलब Big Last-Level Cache है। लीक्स लगातार इसे AMD के 3D V-Cache/X3D तकनीक के सीधे जवाब के रूप में वर्णित करती हैं, जिसका उद्देश्य गेमिंग और मेमोरी-सेंसिटिव वर्कलोड के लिए एक महत्वपूर्ण L3 कैश बूस्ट प्रदान करना है । यह कैश पूरी लाइनअप में एक समान आकार का नहीं है; इसे SKU स्तर के अनुसार विभाजित किया गया है :

• Core Ultra 9 (फ्लैगशिप): 288 MB तक का bLLC, जो डुअल-टाइल डिज़ाइन (2 × 144 MB डाइस) के माध्यम से प्राप्त होता है ।
• Core Ultra 7: 144 MB तक का bLLC, संभवतः एक सिंगल कंप्यूट टाइल पर ।
• निचले स्तर के Core Ultra 5 और Core Ultra 3 मॉडलों के bLLC विवरण उपलब्ध लीक्स में कम स्पष्ट हैं, हालांकि कुछ रिपोर्ट्स बताती हैं कि bLLC लॉक्ड-मल्टीप्लायर (नॉन-K) SKU में भी आ सकता है ।

प्रत्येक कंप्यूट टाइल के अंदर रिंगबस पर bLLC का स्थान भी एक उल्लेखनीय आर्किटेक्चरल विवरण है । AMD के X3D लाइनअप के मुकाबले इंटेल के प्रदर्शन के दावे स्वतंत्र बेंचमार्क द्वारा अभी तक सत्यापित नहीं हुए हैं ।

कोर कॉन्फ़िगरेशन और पावर वेरिएंट

फ्लैगशिप - 52-कोर डुअल-टाइल डिज़ाइन

सबसे उच्च-स्तरीय Nova Lake-S SKU में डुअल-कंप्यूट-टाइल डिज़ाइन होने की सूचना है जिसमें कुल 52 कोर और 52 थ्रेड होंगे (इस पीढ़ी में हाइपरथ्रेडिंग को हटाए जाने की सूचना है) । लीक्स इस कॉन्फ़िगरेशन पर सहमत हैं :

• 16x 'Coyote Cove' परफॉरमेंस कोर (P-कोर)
• 32x 'Arctic Wolf' एफिशिएंसी कोर (E-कोर)
• 4x लो-पावर E-कोर (LP-E)
• कुल: 52 कोर, 52 थ्रेड

पहले से अफवाह वाले 42-कोर वेरिएंट को बाद में 44 कोर में अपग्रेड किए जाने की सूचना मिली थी । नए कॉन्फ़िगरेशन को 16 P-कोर, 24 E-कोर और 4 LP-E कोर के रूप में वर्णित किया गया है । ऐसा माना जाता है कि यह बदलाव एक पूरी तरह से सक्षम कंप्यूट टाइल को मुक्त कर देगा जो अन्य SKU में भी उपयोग हो सकती है ।

मिड-रेंज - सिंगल-टाइल डिज़ाइन

फ्लैगशिप के नीचे, सिंगल-कंप्यूट-टाइल SKU की उम्मीद है। एक प्रमुख अफवाह वाला कॉन्फ़िगरेशन 28-कोर वाला पार्ट है, जिसे अक्सर 8 P-कोर + 16 E-कोर + 4 LP-E कोर के रूप में रिपोर्ट किया जाता है । इन पार्ट्स पर Core Ultra 7 ब्रांडिंग होने और इनमें 144 MB का bLLC होने की उम्मीद है । एक अन्य कॉन्फ़िगरेशन, संभवतः 24-कोर पार्ट (4P+16E+4LPE), का भी उल्लेख किया गया है ।

एंट्री-लेवल

एंट्री-लेवल Core Ultra 5 और Core Ultra 3 मॉडलों के विवरण कम ठोस हैं, लेकिन लीक्स 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE और 4P+4E+4LPE जैसे कॉन्फ़िगरेशन सुझाती हैं । इनमें से अधिकांश सिंगल-टाइल, नॉन-bLLC पार्ट होने की उम्मीद है । इन निचले स्तर के SKU के लिए बिजली की खपत 125W से कम होने की अफवाह है ।

पावर और थर्मल हेडरूम

लीक्स बताती हैं कि 52-कोर फ्लैगशिप के लिए पावर और थर्मल मैनेजमेंट एक प्रमुख इंजीनियरिंग फोकस है । Computex 2026 में, उद्योग की चर्चा थी कि चिप में मल्टी-कोर ओवरक्लॉकिंग क्षमताएं होंगी, जिसके लिए महत्वपूर्ण थर्मल हेडरूम की आवश्यकता होगी । विशिष्ट TDP की पुष्टि इंटेल द्वारा नहीं की गई है ।

व्यापक Nova Lake-S डेस्कटॉप लाइनअप

Nova Lake-S परिवार में एंट्री-लेवल से लेकर फ्लैगशिप तक शामिल होने की उम्मीद है, जिसे कंप्यूट टाइल काउंट, bLLC कैश आकार और कोर काउंट के आधार पर विभाजित किया जाएगा :

फ्लैगशिप के लिए कंप्यूट सिलिकॉन के TSMC के N2P प्रोसेस नोड पर निर्मित होने की सूचना है ।

प्लेटफॉर्म: सॉकेट, चिपसेट और मेमोरी

LGA 1954 सॉकेट

सभी विश्वसनीय लीक्स Nova Lake-S के लिए एक नए LGA 1954 सॉकेट की ओर इशारा करती हैं, जो Arrow Lake-S द्वारा उपयोग किए जाने वाले LGA 1851 सॉकेट की जगह लेगा । इसका मतलब है कि मौजूदा मदरबोर्ड संगत नहीं होंगे ।

900-सीरीज चिपसेट

प्लेटफॉर्म के इंटेल के 900-सीरीज चिपसेट के साथ लॉन्च होने की उम्मीद है । एन्थुज़िएस्ट-टियर चर्चा विशेष रूप से Z990 और Z970 बोर्डों के साथ-साथ एक मुख्यधारा के B960 चिपसेट का उल्लेख करती है ।

मेमोरी सपोर्ट - DDR5-8000

Nova Lake-S से मूल रूप से DDR5-8000 मेमोरी को सपोर्ट करने की उम्मीद है । यह Arrow Lake-S के मूल DDR5-6400 सपोर्ट की तुलना में 25% की वृद्धि दर्शाता है । इन उच्च आवृत्तियों को प्राप्त करने के लिए मेमोरी मॉड्यूल CUDIMM और CQDIMM मानकों का उपयोग कर सकते हैं ।

लॉन्च टाइमलाइन: CES 2027 की ओर बदलाव

Nova Lake-S के लॉन्च विंडो में बदलाव आया है, जो कई लीक रिपोर्ट्स के अनुसार 2026 के अंत से 2027 की शुरुआत में स्थानांतरित हो गया है :

• प्रारंभिक लीक्स (2025): ने 2026 के अंत या व्यापक 2026 लॉन्च विंडो को लक्षित किया था ।
• फरवरी 2026 लीक: एक प्रमुख लीकर ने CES 2027 की ओर देरी की सूचना दी ।
• Computex 2026 चर्चा (जून 2026): उद्योग स्रोतों ने Q1 2027 लॉन्च का सुझाव दिया, जिसकी आधिकारिक घोषणा CES 2027 के दौरान होने और रिटेल उपलब्धता कुछ सप्ताह बाद होने की उम्मीद है । कुछ रिपोर्ट्स बताती हैं कि 52-कोर फ्लैगशिप शुरुआती 28-कोर लॉन्च के 2-3 महीने बाद, संभवतः Computex 2027 के आसपास आ सकता है ।

वर्तमान स्थिति: सबसे सुसंगत लीक-आधारित सहमति CES 2027 में Q1 2027 लॉन्च इवेंट की ओर इशारा करती है, जिसके बाद रिटेल उपलब्धता होगी । इंटेल ने आधिकारिक तौर पर किसी भी तारीख की पुष्टि नहीं की है ।

महत्वपूर्ण चेतावनियाँ

• इंटेल द्वारा आधिकारिक तौर पर कुछ भी पुष्टि नहीं की गई है। पहले ठोस सॉकेट, मदरबोर्ड और चिपसेट विवरण लीक स्तर पर ही हैं ।
• लॉन्च टाइमलाइन कई बार बदल चुकी है और आगे भी बदल सकती है ।
• bLLC प्रदर्शन बनाम AMD का 3D V-Cache पूरी तरह से अप्रमाणित है जब तक स्वतंत्र बेंचमार्क उपलब्ध नहीं हो जाते ।
• कुछ लीक्स विशिष्ट कोर काउंट और SKU नामों पर असहमत हैं, इसलिए सटीक लाइनअप विवरणों को अटकलों के रूप में मानें ।

bLLC का मतलब Big Last-Level Cache है। लीक्स लगातार इसे AMD के 3D V-Cache/X3D तकनीक के सीधे जवाब के रूप में वर्णित करती हैं, जिसका उद्देश्य गेमिंग और मेमोरी-सेंसिटिव वर्कलोड के लिए एक महत्वपूर्ण L3 कैश बूस्ट प्रदान करना है । यह कैश पूरी लाइनअप में एक समान आकार का नहीं है; इसे SKU स्तर के अनुसार विभाजित किया गया है :

• Core Ultra 9 (फ्लैगशिप): 288 MB तक का bLLC, जो डुअल-टाइल डिज़ाइन (2 × 144 MB डाइस) के माध्यम से प्राप्त होता है ।
• Core Ultra 7: 144 MB तक का bLLC, संभवतः एक सिंगल कंप्यूट टाइल पर ।
• निचले स्तर के Core Ultra 5 और Core Ultra 3 मॉडलों के bLLC विवरण उपलब्ध लीक्स में कम स्पष्ट हैं, हालांकि कुछ रिपोर्ट्स बताती हैं कि bLLC लॉक्ड-मल्टीप्लायर (नॉन-K) SKU में भी आ सकता है ।

प्रत्येक कंप्यूट टाइल के अंदर रिंगबस पर bLLC का स्थान भी एक उल्लेखनीय आर्किटेक्चरल विवरण है । AMD के X3D लाइनअप के मुकाबले इंटेल के प्रदर्शन के दावे स्वतंत्र बेंचमार्क द्वारा अभी तक सत्यापित नहीं हुए हैं ।

कोर कॉन्फ़िगरेशन और पावर वेरिएंट

फ्लैगशिप - 52-कोर डुअल-टाइल डिज़ाइन

सबसे उच्च-स्तरीय Nova Lake-S SKU में डुअल-कंप्यूट-टाइल डिज़ाइन होने की सूचना है जिसमें कुल 52 कोर और 52 थ्रेड होंगे (इस पीढ़ी में हाइपरथ्रेडिंग को हटाए जाने की सूचना है) । लीक्स इस कॉन्फ़िगरेशन पर सहमत हैं :

• 16x 'Coyote Cove' परफॉरमेंस कोर (P-कोर)
• 32x 'Arctic Wolf' एफिशिएंसी कोर (E-कोर)
• 4x लो-पावर E-कोर (LP-E)
• कुल: 52 कोर, 52 थ्रेड

पहले से अफवाह वाले 42-कोर वेरिएंट को बाद में 44 कोर में अपग्रेड किए जाने की सूचना मिली थी । नए कॉन्फ़िगरेशन को 16 P-कोर, 24 E-कोर और 4 LP-E कोर के रूप में वर्णित किया गया है । ऐसा माना जाता है कि यह बदलाव एक पूरी तरह से सक्षम कंप्यूट टाइल को मुक्त कर देगा जो अन्य SKU में भी उपयोग हो सकती है ।

मिड-रेंज - सिंगल-टाइल डिज़ाइन

फ्लैगशिप के नीचे, सिंगल-कंप्यूट-टाइल SKU की उम्मीद है। एक प्रमुख अफवाह वाला कॉन्फ़िगरेशन 28-कोर वाला पार्ट है, जिसे अक्सर 8 P-कोर + 16 E-कोर + 4 LP-E कोर के रूप में रिपोर्ट किया जाता है । इन पार्ट्स पर Core Ultra 7 ब्रांडिंग होने और इनमें 144 MB का bLLC होने की उम्मीद है । एक अन्य कॉन्फ़िगरेशन, संभवतः 24-कोर पार्ट (4P+16E+4LPE), का भी उल्लेख किया गया है ।

एंट्री-लेवल

एंट्री-लेवल Core Ultra 5 और Core Ultra 3 मॉडलों के विवरण कम ठोस हैं, लेकिन लीक्स 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE और 4P+4E+4LPE जैसे कॉन्फ़िगरेशन सुझाती हैं । इनमें से अधिकांश सिंगल-टाइल, नॉन-bLLC पार्ट होने की उम्मीद है । इन निचले स्तर के SKU के लिए बिजली की खपत 125W से कम होने की अफवाह है ।

पावर और थर्मल हेडरूम

लीक्स बताती हैं कि 52-कोर फ्लैगशिप के लिए पावर और थर्मल मैनेजमेंट एक प्रमुख इंजीनियरिंग फोकस है । Computex 2026 में, उद्योग की चर्चा थी कि चिप में मल्टी-कोर ओवरक्लॉकिंग क्षमताएं होंगी, जिसके लिए महत्वपूर्ण थर्मल हेडरूम की आवश्यकता होगी । विशिष्ट TDP की पुष्टि इंटेल द्वारा नहीं की गई है ।

व्यापक Nova Lake-S डेस्कटॉप लाइनअप

Nova Lake-S परिवार में एंट्री-लेवल से लेकर फ्लैगशिप तक शामिल होने की उम्मीद है, जिसे कंप्यूट टाइल काउंट, bLLC कैश आकार और कोर काउंट के आधार पर विभाजित किया जाएगा :

फ्लैगशिप के लिए कंप्यूट सिलिकॉन के TSMC के N2P प्रोसेस नोड पर निर्मित होने की सूचना है ।

प्लेटफॉर्म: सॉकेट, चिपसेट और मेमोरी

LGA 1954 सॉकेट

सभी विश्वसनीय लीक्स Nova Lake-S के लिए एक नए LGA 1954 सॉकेट की ओर इशारा करती हैं, जो Arrow Lake-S द्वारा उपयोग किए जाने वाले LGA 1851 सॉकेट की जगह लेगा । इसका मतलब है कि मौजूदा मदरबोर्ड संगत नहीं होंगे ।

900-सीरीज चिपसेट

प्लेटफॉर्म के इंटेल के 900-सीरीज चिपसेट के साथ लॉन्च होने की उम्मीद है । एन्थुज़िएस्ट-टियर चर्चा विशेष रूप से Z990 और Z970 बोर्डों के साथ-साथ एक मुख्यधारा के B960 चिपसेट का उल्लेख करती है ।

मेमोरी सपोर्ट - DDR5-8000

Nova Lake-S से मूल रूप से DDR5-8000 मेमोरी को सपोर्ट करने की उम्मीद है । यह Arrow Lake-S के मूल DDR5-6400 सपोर्ट की तुलना में 25% की वृद्धि दर्शाता है । इन उच्च आवृत्तियों को प्राप्त करने के लिए मेमोरी मॉड्यूल CUDIMM और CQDIMM मानकों का उपयोग कर सकते हैं ।

लॉन्च टाइमलाइन: CES 2027 की ओर बदलाव

Nova Lake-S के लॉन्च विंडो में बदलाव आया है, जो कई लीक रिपोर्ट्स के अनुसार 2026 के अंत से 2027 की शुरुआत में स्थानांतरित हो गया है :

• प्रारंभिक लीक्स (2025): ने 2026 के अंत या व्यापक 2026 लॉन्च विंडो को लक्षित किया था ।
• फरवरी 2026 लीक: एक प्रमुख लीकर ने CES 2027 की ओर देरी की सूचना दी ।
• Computex 2026 चर्चा (जून 2026): उद्योग स्रोतों ने Q1 2027 लॉन्च का सुझाव दिया, जिसकी आधिकारिक घोषणा CES 2027 के दौरान होने और रिटेल उपलब्धता कुछ सप्ताह बाद होने की उम्मीद है । कुछ रिपोर्ट्स बताती हैं कि 52-कोर फ्लैगशिप शुरुआती 28-कोर लॉन्च के 2-3 महीने बाद, संभवतः Computex 2027 के आसपास आ सकता है ।

वर्तमान स्थिति: सबसे सुसंगत लीक-आधारित सहमति CES 2027 में Q1 2027 लॉन्च इवेंट की ओर इशारा करती है, जिसके बाद रिटेल उपलब्धता होगी । इंटेल ने आधिकारिक तौर पर किसी भी तारीख की पुष्टि नहीं की है ।

महत्वपूर्ण चेतावनियाँ

• इंटेल द्वारा आधिकारिक तौर पर कुछ भी पुष्टि नहीं की गई है। पहले ठोस सॉकेट, मदरबोर्ड और चिपसेट विवरण लीक स्तर पर ही हैं ।
• लॉन्च टाइमलाइन कई बार बदल चुकी है और आगे भी बदल सकती है ।
• bLLC प्रदर्शन बनाम AMD का 3D V-Cache पूरी तरह से अप्रमाणित है जब तक स्वतंत्र बेंचमार्क उपलब्ध नहीं हो जाते ।
• कुछ लीक्स विशिष्ट कोर काउंट और SKU नामों पर असहमत हैं, इसलिए सटीक लाइनअप विवरणों को अटकलों के रूप में मानें ।