मूल मानक Rubin GPU में 2 कंप्यूट डाई और 8 HBM4 मॉड्यूल का उपयोग किया जाता है । Rubin Ultra मूल रूप से एक पैकेज में दो Rubin-क्लास चिप्स को फ्यूज करने के बराबर था — 4 डाई और 16 HBM4E । स्केल-बैक संस्करण मूल Rubin के समान 2-डाई + 8 HBM कॉन्फ़िगरेशन पर वापस आ जाता है ।

महत्वपूर्ण चेतावनी: Nvidia ने रद्दीकरण की पुष्टि करते हुए कोई औपचारिक बयान जारी नहीं किया है, और 30 जून को कुछ बाजार सहभागियों ने तर्क दिया कि SemiAnalysis अप्रैल 2026 की सप्लाई-चेन अफवाहों को फिर से प्रसारित कर रहा होगा, न कि नई जानकारी । ताइवानी मीडिया आउटलेट Ctee और Commercial Times ने अप्रैल 2026 की शुरुआत में ही डिज़ाइन संशोधन की सूचना दी थी ।

TSMC मूल डिज़ाइन क्यों नहीं बना सका

रद्दीकरण का मूल कारण TSMC में उन्नत पैकेजिंग जटिलता था:

• मूल 4-डाई पैकेज को मानक लिथोग्राफी की रेटिकल लिमिट से 7.5–8 गुना बताया गया था, जिससे गंभीर यील्ड और विनिर्माण चुनौतियां पैदा हुईं ।
• TSMC की CoWoS-L पैकेजिंग प्रक्रिया आर्थिक रूप से इस तरह के एक बड़े मोनोलिथिक मल्टी-डाई इंटरकनेक्ट को संभाल नहीं सकी ।
• 4-चिप (2+2) कॉन्फ़िगरेशन में, पैकेज सब्सट्रेट में वारपेज (मुड़ने) की समस्या हुई — सब्सट्रेट कई दिशाओं में मुड़ गया, जिससे कंप्यूट चिपलेट सब्सट्रेट के साथ पूर्ण संपर्क नहीं बना पाए, जिसके परिणामस्वरूप सिग्नल ट्रांसमिशन विफल हुआ ।
• SemiAnalysis ने "विनिर्माण निष्पादन संबंधी चिंताओं" का हवाला दिया — मूल रूप से, मौजूदा 3nm नोड और CoWoS-L पैकेजिंग क्षमताओं के लिए डिज़ाइन बहुत महत्वाकांक्षी था ।

उद्योग के अनुमानों (एक उद्योग विश्लेषक द्वारा LinkedIn पोस्ट से) से पता चलता है कि 4-डाई दृष्टिकोण पैकेज स्तर पर लगभग 60% यील्ड से ग्रस्त था; 2-डाई में जाने से यील्ड बढ़कर लगभग 85% होने और प्रति-कार्ड लागत में लगभग 30% की कमी आने की उम्मीद है ।

TSMC कथित तौर पर CoPoS (Chip-on-Panel-on-Substrate) नामक एक नए पैकेजिंग दृष्टिकोण की खोज कर रहा है जो ~300mm सिलिकॉन इंटरपोजर को बड़े वर्गाकार/आयताकार पैनलों से बदल देता है। शुरुआती विशिष्टताएं लगभग 310×310mm के पैनलों के लिए कहती हैं, जिसमें भविष्य में 515×510mm या यहां तक कि 750×620mm तक स्केलेबिलिटी होगी । हालांकि, 2027 के Rubin Ultra लॉन्च विंडो के लिए CoPoS के 2028 के अंत या 2029 की शुरुआत तक बड़े पैमाने पर उत्पादन में आने की उम्मीद नहीं है ।

स्केल-बैक टू-चिप संस्करण की तुलना कैसे की जाती है

मूल और संशोधित डिज़ाइनों के बीच प्रदर्शन और मेमोरी अंतर नीचे दी गई तालिका में दिखाए गए हैं:

कुछ ताइवानी उद्योग स्रोतों (TrendForce / Commercial Times) ने अप्रैल 2026 की शुरुआत में रिपोर्ट किया था कि सप्लाई-चेन की योजना हमेशा 2-डाई डिज़ाइन के लिए थी, यह सुझाव देते हुए कि 4-डाई योजना एक आकांक्षी पूर्व-घोषणा हो सकती है जो कभी उत्पादन व्यवहार्यता तक नहीं पहुंची । Nvidia कथित तौर पर बोर्ड/सिस्टम स्तर पर मूल 4-डाई थ्रूपुट प्राप्त करने की योजना बना रहा है — 2+2 कॉन्फ़िगरेशन का उपयोग करके जहां दो अलग-अलग 2-डाई पैकेज एक ही सर्वर बोर्ड पर एक साथ लगे होते हैं ।

प्रतिस्पर्धी दबाव: हाइपरस्केलर्स, ASICs, और CUDA मोट

SemiAnalysis ने 30 जून की उसी रिपोर्ट में प्रतिस्पर्धी क्षरण की तीन परतों पर प्रकाश डाला :

• हाइपरस्केलर इन-हाउस चिप्स: Google का TPU, Amazon का Trainium, और Microsoft का Maia ASIC प्रोग्राम सभी अपने स्वयं के क्लाउड के भीतर तैनाती हिस्सेदारी हासिल कर रहे हैं, सीधे सबसे बड़े आंतरिक AI वर्कलोड के लिए Nvidia GPUs को विस्थापित कर रहे हैं ।
• कस्टम ASIC विकास मर्चेंट GPUs से आगे: SemiAnalysis द्वारा उद्धृत TrendForce डेटा से पता चलता है कि 2026 में कस्टम AI ASIC शिपमेंट में 44.6% की वृद्धि हो रही है, जबकि मर्चेंट GPUs में 16.1% — पहला वर्ष जब ASIC विकास ने GPU विकास को पीछे छोड़ दिया है । बहु-वर्षीय इंफ़रेंस तैनाती में ASICs के पास 40–65% कुल लागत स्वामित्व (TCO) लाभ है ।
• CUDA मोट का क्षरण हो रहा है: SemiAnalysis ने कहा कि Nvidia के CUDA इकोसिस्टम बैरियर को धीमी लेकिन स्थिर क्षरण का सामना करना पड़ रहा है क्योंकि हाइपरस्केलर्स अपने स्वयं के सॉफ्टवेयर स्टैक को ऑप्टिमाइज़ करते हैं और हार्डवेयर-अज्ञेय फ्रेमवर्क (जैसे, Triton, ONNX Runtime, OpenXLA) CUDA से स्विचिंग लागत को कम करते हैं ।
• स्वतंत्र AI चिप कंपनियां जैसे Groq, Cerebras, और Etched डेटा-सेंटर इंफ़रेंस बाजार में प्रतिस्पर्धा कर रही हैं, जो विशेष ASICs की पेशकश कर रही हैं जो Nvidia के इंफ़रेंस अर्थशास्त्र को चुनौती देती हैं ।

Nvidia के डेटा सेंटर व्यवसाय के लिए व्यापक निहितार्थ

रद्दीकरण की कहानी केवल आधी है जो SemiAnalysis ने 30 जून को प्रकाशित की थी। फर्म ने यह भी अनुमान लगाया कि Nvidia का H2 2026 डेटा सेंटर कंप्यूटिंग राजस्व वॉल स्ट्रीट की आम सहमति से 20% अधिक हो सकता है — मुख्यतः क्योंकि HBM4 आपूर्ति बाधा हल हो गई है । यह एक "बर्फ और आग" की गतिशीलता पैदा करता है: एक कमजोर फ्लैगशिप रोडमैप के साथ मजबूत अल्पकालिक राजस्व।

मुख्य निहितार्थ:

• पैकेजिंग रणनीति रीसेट: Rubin Ultra रद्दीकरण संकेत देता है कि वर्तमान TSMC तकनीक के साथ एकल CoWoS पैकेज में 2 रेटिकल-आकार के चिपलेट से परे मोनोलिथिक मल्टी-डाई स्केलिंग अप्राप्य बनी हुई है । यह भविष्य की पीढ़ियों के लिए बोर्ड-स्तरीय डिसएग्रीगेशन को आगे बढ़ाने के लिए Nvidia की आवश्यकता को पुष्ट करता है।
• AMD और हाइपरस्केलर्स के लिए प्रतिस्पर्धी विंडो: शीर्ष-स्तरीय Rubin Ultra अपने मूल रूप से वादा किए गए प्रदर्शन का लगभग आधा प्रदान करने के साथ, AMD का Instinct MI500 सीरीज और हाइपरस्केलर ASICs उच्च अंत पर एक मजबूत प्रतिस्पर्धी स्थिति प्राप्त करते हैं ।
• संरचनात्मक बाजार हिस्सेदारी जोखिम: SemiAnalysis का दृष्टिकोण है कि Nvidia की बाजार हिस्सेदारी Trainium, TPU और अन्य द्वारा नष्ट की जा रही है, और Rubin Ultra रीडिज़ाइन Nvidia की अगली बड़ी आर्किटेक्चरल छलांग को स्थगित करके उस जोखिम को तेज करता है ।

तल रेखा

SemiAnalysis की 30 जून, 2026 की रिपोर्ट ने एक जटिल तस्वीर पेश की: Nvidia वास्तविक विनिर्माण बाधाओं का सामना कर रहा है जिसने एक फ्लैगशिप उत्पाद रीडिज़ाइन को मजबूर कर दिया, लेकिन कंपनी के पास मजबूत अल्पकालिक राजस्व गति भी है। हाइपरस्केलर कस्टम सिलिकॉन और फ्रेमवर्क-अज्ञेय सॉफ्टवेयर से प्रतिस्पर्धी खतरे वास्तविक और मापने योग्य हैं, लेकिन Nvidia की प्रमुख बाजार स्थिति का मतलब है कि ये जोखिम तिमाहियों में नहीं बल्कि वर्षों में सामने आते हैं। क्या Rubin Ultra रद्दीकरण एक बार की पैकेजिंग गलती है या एक संरचनात्मक प्रतिस्पर्धी बदलाव की शुरुआत है, यह इस बात पर निर्भर करेगा कि क्या TSMC की अगली पीढ़ी का CoPoS पैकेजिंग मल्टी-डाई स्केलिंग प्रदान कर सकता है जो CoWoS-L नहीं कर सका।

मूल मानक Rubin GPU में 2 कंप्यूट डाई और 8 HBM4 मॉड्यूल का उपयोग किया जाता है । Rubin Ultra मूल रूप से एक पैकेज में दो Rubin-क्लास चिप्स को फ्यूज करने के बराबर था — 4 डाई और 16 HBM4E । स्केल-बैक संस्करण मूल Rubin के समान 2-डाई + 8 HBM कॉन्फ़िगरेशन पर वापस आ जाता है ।

महत्वपूर्ण चेतावनी: Nvidia ने रद्दीकरण की पुष्टि करते हुए कोई औपचारिक बयान जारी नहीं किया है, और 30 जून को कुछ बाजार सहभागियों ने तर्क दिया कि SemiAnalysis अप्रैल 2026 की सप्लाई-चेन अफवाहों को फिर से प्रसारित कर रहा होगा, न कि नई जानकारी । ताइवानी मीडिया आउटलेट Ctee और Commercial Times ने अप्रैल 2026 की शुरुआत में ही डिज़ाइन संशोधन की सूचना दी थी ।

TSMC मूल डिज़ाइन क्यों नहीं बना सका

रद्दीकरण का मूल कारण TSMC में उन्नत पैकेजिंग जटिलता था:

• मूल 4-डाई पैकेज को मानक लिथोग्राफी की रेटिकल लिमिट से 7.5–8 गुना बताया गया था, जिससे गंभीर यील्ड और विनिर्माण चुनौतियां पैदा हुईं ।
• TSMC की CoWoS-L पैकेजिंग प्रक्रिया आर्थिक रूप से इस तरह के एक बड़े मोनोलिथिक मल्टी-डाई इंटरकनेक्ट को संभाल नहीं सकी ।
• 4-चिप (2+2) कॉन्फ़िगरेशन में, पैकेज सब्सट्रेट में वारपेज (मुड़ने) की समस्या हुई — सब्सट्रेट कई दिशाओं में मुड़ गया, जिससे कंप्यूट चिपलेट सब्सट्रेट के साथ पूर्ण संपर्क नहीं बना पाए, जिसके परिणामस्वरूप सिग्नल ट्रांसमिशन विफल हुआ ।
• SemiAnalysis ने "विनिर्माण निष्पादन संबंधी चिंताओं" का हवाला दिया — मूल रूप से, मौजूदा 3nm नोड और CoWoS-L पैकेजिंग क्षमताओं के लिए डिज़ाइन बहुत महत्वाकांक्षी था ।

उद्योग के अनुमानों (एक उद्योग विश्लेषक द्वारा LinkedIn पोस्ट से) से पता चलता है कि 4-डाई दृष्टिकोण पैकेज स्तर पर लगभग 60% यील्ड से ग्रस्त था; 2-डाई में जाने से यील्ड बढ़कर लगभग 85% होने और प्रति-कार्ड लागत में लगभग 30% की कमी आने की उम्मीद है ।

TSMC कथित तौर पर CoPoS (Chip-on-Panel-on-Substrate) नामक एक नए पैकेजिंग दृष्टिकोण की खोज कर रहा है जो ~300mm सिलिकॉन इंटरपोजर को बड़े वर्गाकार/आयताकार पैनलों से बदल देता है। शुरुआती विशिष्टताएं लगभग 310×310mm के पैनलों के लिए कहती हैं, जिसमें भविष्य में 515×510mm या यहां तक कि 750×620mm तक स्केलेबिलिटी होगी । हालांकि, 2027 के Rubin Ultra लॉन्च विंडो के लिए CoPoS के 2028 के अंत या 2029 की शुरुआत तक बड़े पैमाने पर उत्पादन में आने की उम्मीद नहीं है ।

स्केल-बैक टू-चिप संस्करण की तुलना कैसे की जाती है

मूल और संशोधित डिज़ाइनों के बीच प्रदर्शन और मेमोरी अंतर नीचे दी गई तालिका में दिखाए गए हैं:

कुछ ताइवानी उद्योग स्रोतों (TrendForce / Commercial Times) ने अप्रैल 2026 की शुरुआत में रिपोर्ट किया था कि सप्लाई-चेन की योजना हमेशा 2-डाई डिज़ाइन के लिए थी, यह सुझाव देते हुए कि 4-डाई योजना एक आकांक्षी पूर्व-घोषणा हो सकती है जो कभी उत्पादन व्यवहार्यता तक नहीं पहुंची । Nvidia कथित तौर पर बोर्ड/सिस्टम स्तर पर मूल 4-डाई थ्रूपुट प्राप्त करने की योजना बना रहा है — 2+2 कॉन्फ़िगरेशन का उपयोग करके जहां दो अलग-अलग 2-डाई पैकेज एक ही सर्वर बोर्ड पर एक साथ लगे होते हैं ।

प्रतिस्पर्धी दबाव: हाइपरस्केलर्स, ASICs, और CUDA मोट

SemiAnalysis ने 30 जून की उसी रिपोर्ट में प्रतिस्पर्धी क्षरण की तीन परतों पर प्रकाश डाला :

• हाइपरस्केलर इन-हाउस चिप्स: Google का TPU, Amazon का Trainium, और Microsoft का Maia ASIC प्रोग्राम सभी अपने स्वयं के क्लाउड के भीतर तैनाती हिस्सेदारी हासिल कर रहे हैं, सीधे सबसे बड़े आंतरिक AI वर्कलोड के लिए Nvidia GPUs को विस्थापित कर रहे हैं ।
• कस्टम ASIC विकास मर्चेंट GPUs से आगे: SemiAnalysis द्वारा उद्धृत TrendForce डेटा से पता चलता है कि 2026 में कस्टम AI ASIC शिपमेंट में 44.6% की वृद्धि हो रही है, जबकि मर्चेंट GPUs में 16.1% — पहला वर्ष जब ASIC विकास ने GPU विकास को पीछे छोड़ दिया है । बहु-वर्षीय इंफ़रेंस तैनाती में ASICs के पास 40–65% कुल लागत स्वामित्व (TCO) लाभ है ।
• CUDA मोट का क्षरण हो रहा है: SemiAnalysis ने कहा कि Nvidia के CUDA इकोसिस्टम बैरियर को धीमी लेकिन स्थिर क्षरण का सामना करना पड़ रहा है क्योंकि हाइपरस्केलर्स अपने स्वयं के सॉफ्टवेयर स्टैक को ऑप्टिमाइज़ करते हैं और हार्डवेयर-अज्ञेय फ्रेमवर्क (जैसे, Triton, ONNX Runtime, OpenXLA) CUDA से स्विचिंग लागत को कम करते हैं ।
• स्वतंत्र AI चिप कंपनियां जैसे Groq, Cerebras, और Etched डेटा-सेंटर इंफ़रेंस बाजार में प्रतिस्पर्धा कर रही हैं, जो विशेष ASICs की पेशकश कर रही हैं जो Nvidia के इंफ़रेंस अर्थशास्त्र को चुनौती देती हैं ।

Nvidia के डेटा सेंटर व्यवसाय के लिए व्यापक निहितार्थ

रद्दीकरण की कहानी केवल आधी है जो SemiAnalysis ने 30 जून को प्रकाशित की थी। फर्म ने यह भी अनुमान लगाया कि Nvidia का H2 2026 डेटा सेंटर कंप्यूटिंग राजस्व वॉल स्ट्रीट की आम सहमति से 20% अधिक हो सकता है — मुख्यतः क्योंकि HBM4 आपूर्ति बाधा हल हो गई है । यह एक "बर्फ और आग" की गतिशीलता पैदा करता है: एक कमजोर फ्लैगशिप रोडमैप के साथ मजबूत अल्पकालिक राजस्व।

मुख्य निहितार्थ:

• पैकेजिंग रणनीति रीसेट: Rubin Ultra रद्दीकरण संकेत देता है कि वर्तमान TSMC तकनीक के साथ एकल CoWoS पैकेज में 2 रेटिकल-आकार के चिपलेट से परे मोनोलिथिक मल्टी-डाई स्केलिंग अप्राप्य बनी हुई है । यह भविष्य की पीढ़ियों के लिए बोर्ड-स्तरीय डिसएग्रीगेशन को आगे बढ़ाने के लिए Nvidia की आवश्यकता को पुष्ट करता है।
• AMD और हाइपरस्केलर्स के लिए प्रतिस्पर्धी विंडो: शीर्ष-स्तरीय Rubin Ultra अपने मूल रूप से वादा किए गए प्रदर्शन का लगभग आधा प्रदान करने के साथ, AMD का Instinct MI500 सीरीज और हाइपरस्केलर ASICs उच्च अंत पर एक मजबूत प्रतिस्पर्धी स्थिति प्राप्त करते हैं ।
• संरचनात्मक बाजार हिस्सेदारी जोखिम: SemiAnalysis का दृष्टिकोण है कि Nvidia की बाजार हिस्सेदारी Trainium, TPU और अन्य द्वारा नष्ट की जा रही है, और Rubin Ultra रीडिज़ाइन Nvidia की अगली बड़ी आर्किटेक्चरल छलांग को स्थगित करके उस जोखिम को तेज करता है ।

तल रेखा

SemiAnalysis की 30 जून, 2026 की रिपोर्ट ने एक जटिल तस्वीर पेश की: Nvidia वास्तविक विनिर्माण बाधाओं का सामना कर रहा है जिसने एक फ्लैगशिप उत्पाद रीडिज़ाइन को मजबूर कर दिया, लेकिन कंपनी के पास मजबूत अल्पकालिक राजस्व गति भी है। हाइपरस्केलर कस्टम सिलिकॉन और फ्रेमवर्क-अज्ञेय सॉफ्टवेयर से प्रतिस्पर्धी खतरे वास्तविक और मापने योग्य हैं, लेकिन Nvidia की प्रमुख बाजार स्थिति का मतलब है कि ये जोखिम तिमाहियों में नहीं बल्कि वर्षों में सामने आते हैं। क्या Rubin Ultra रद्दीकरण एक बार की पैकेजिंग गलती है या एक संरचनात्मक प्रतिस्पर्धी बदलाव की शुरुआत है, यह इस बात पर निर्भर करेगा कि क्या TSMC की अगली पीढ़ी का CoPoS पैकेजिंग मल्टी-डाई स्केलिंग प्रदान कर सकता है जो CoWoS-L नहीं कर सका।