Google का Intel EMIB-T पर $3M का दांव: तकनीकी वादा और विडंबना
Google के अगली पीढ़ी के Humufish TPU (TPUv8e) में Intel का EMIB T पैकेजिंग इस्तेमाल होगा, TSMC के CoWoS की जगह। इसका मुख्य कारण CoWoS क्षमता की कमी और 10x रेटिकल साइज के चिप के लिए स्केलेबिलिटी है। EMIB T में सिलिकॉन ब्रिज केवल वहीं लगाए जाते हैं जहां चिप आपस में जुड़ती हैं, जिससे लागत कम होती है और बड़े पैकेज संभव...
प्रकाशितकर्ताDeepSeek-V4-Flash से संपादितGPT Image 1.5 से चित्र बनाए गए
Google के अगली पीढ़ी के Humufish TPU (TPUv8e) में Intel का EMIB T पैकेजिंग इस्तेमाल होगा, TSMC के CoWoS की जगह। इसका मुख्य कारण CoWoS क्षमता की कमी और 10x रेटिकल साइज के चिप के लिए स्केलेबिलिटी है।
EMIB T में सिलिकॉन ब्रिज केवल वहीं लगाए जाते हैं जहां चिप आपस में जुड़ती हैं, जिससे लागत कम होती है और बड़े पैकेज संभव होते हैं। लेकिन विश्लेषक मिंग ची कूओ के अनुसार, 90% से 98% यील्ड तक पहुंचना सबसे बड़ी चुनौती है।
Intel खुद अपने आगामी Diamond Rapids Xeon प्रोसेसर में EMIB नहीं अपना रहा है, बल्कि UCIe स्टैंडर्ड का उपयोग कर रहा है। यह विडंबना Intel के लिए एक बड़ा सवाल खड़ा करती है।
Search & fact-check with cited sources for What is the significance of Google's decision to use Intel's EMIB-T packaging instead of TSMC's CConceptual illustration of advanced chip packaging technology comparable to Intel EMIB-T.
AI संकेत
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What is the significance of Google's decision to use Intel's EMIB-T packaging instead of TSMC's C. Article summary: Google's EMIB-T bet is a vote of confidence in Intel's packaging at a moment when CoWoS capacity is strangled, and for very large die sizes (~10x reticle) EMIB-T offers genuine cost and scaling advantages. But Intel face. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
openai.com
Google का अपने अगली पीढ़ी के TPU (कॉडनेम Humufish, पहले TPUv8e) के लिए TSMC के मौजूदा CoWoS के बजाय Intel के EMIB-T एडवांस्ड पैकेजिंग को चुनना, AI चिप सप्लाई चेन में आज सबसे अहम बदलावों में से एक है। यह Intel की पैकेजिंग तकनीक में भरोसे का एक बड़ा वोट है, लेकिन साथ ही एक हाई-स्टेक दांव भी है, जो सेमीकंडक्टर पैकेजिंग बाजार को नया आकार दे सकता है। हालांकि, Intel को इसके लिए यील्ड की खड़ी चढ़ाई और अपने ही फ्लैगशिप प्रोसेसर से जुड़ी एक शर्मनाक विडंबना से पार पाना होगा।
Google ने क्यों बदली रणनीति: CoWoS क्षमता की कमी
Google के स्विच करने का सबसे बड़ा कारण सीधा है: पर्याप्त CoWoS क्षमता नहीं है। AI की बढ़ती मांग ने TSMC के CoWoS उत्पादन को बुरी तरह से सीमित कर दिया है, और ऐसे में Intel का EMIB ही AI एक्सेलेरेटर के लिए बड़े पैमाने पर एकमात्र विश्वसनीय विकल्प बचा है । EMIB-T को "CoWoS 2.5D दृष्टिकोणों की तुलना में अधिक बहुमुखी, स्केलेबल और कम लागत वाला डिज़ाइन" बताया जा रहा है ।
Studio Global AI
अपना शोध जारी रखें
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
"Google का Intel EMIB-T पर $3M का दांव: तकनीकी वादा और विडंबना" का संक्षिप्त उत्तर क्या है?
Google के अगली पीढ़ी के Humufish TPU (TPUv8e) में Intel का EMIB T पैकेजिंग इस्तेमाल होगा, TSMC के CoWoS की जगह। इसका मुख्य कारण CoWoS क्षमता की कमी और 10x रेटिकल साइज के चिप के लिए स्केलेबिलिटी है।
सबसे पहले सत्यापित करने योग्य मुख्य बिंदु क्या हैं?
Google के अगली पीढ़ी के Humufish TPU (TPUv8e) में Intel का EMIB T पैकेजिंग इस्तेमाल होगा, TSMC के CoWoS की जगह। इसका मुख्य कारण CoWoS क्षमता की कमी और 10x रेटिकल साइज के चिप के लिए स्केलेबिलिटी है। EMIB T में सिलिकॉन ब्रिज केवल वहीं लगाए जाते हैं जहां चिप आपस में जुड़ती हैं, जिससे लागत कम होती है और बड़े पैकेज संभव होते हैं। लेकिन विश्लेषक मिंग ची कूओ के अनुसार, 90% से 98% यील्ड तक पहुंचना सबसे बड़ी चुनौती है।
मुझे अभ्यास में आगे क्या करना चाहिए?
Intel खुद अपने आगामी Diamond Rapids Xeon प्रोसेसर में EMIB नहीं अपना रहा है, बल्कि UCIe स्टैंडर्ड का उपयोग कर रहा है। यह विडंबना Intel के लिए एक बड़ा सवाल खड़ा करती है।
Google का Intel EMIB-T पर $3M का दांव: तकनीकी वादा और विडंबना
Google के अगली पीढ़ी के Humufish TPU (TPUv8e) में Intel का EMIB T पैकेजिंग इस्तेमाल होगा, TSMC के CoWoS की जगह। इसका मुख्य कारण CoWoS क्षमता की कमी और 10x रेटिकल साइज के चिप के लिए स्केलेबिलिटी है। EMIB T में सिलिकॉन ब्रिज केवल वहीं लगाए जाते हैं जहां चिप आपस में जुड़ती हैं, जिससे लागत कम होती है और बड़े पैकेज संभव...
प्रकाशितकर्ताDeepSeek-V4-Flash से संपादितGPT Image 1.5 से चित्र बनाए गए
Google के अगली पीढ़ी के Humufish TPU (TPUv8e) में Intel का EMIB T पैकेजिंग इस्तेमाल होगा, TSMC के CoWoS की जगह। इसका मुख्य कारण CoWoS क्षमता की कमी और 10x रेटिकल साइज के चिप के लिए स्केलेबिलिटी है।
EMIB T में सिलिकॉन ब्रिज केवल वहीं लगाए जाते हैं जहां चिप आपस में जुड़ती हैं, जिससे लागत कम होती है और बड़े पैकेज संभव होते हैं। लेकिन विश्लेषक मिंग ची कूओ के अनुसार, 90% से 98% यील्ड तक पहुंचना सबसे बड़ी चुनौती है।
Intel खुद अपने आगामी Diamond Rapids Xeon प्रोसेसर में EMIB नहीं अपना रहा है, बल्कि UCIe स्टैंडर्ड का उपयोग कर रहा है। यह विडंबना Intel के लिए एक बड़ा सवाल खड़ा करती है।
Search & fact-check with cited sources for What is the significance of Google's decision to use Intel's EMIB-T packaging instead of TSMC's CConceptual illustration of advanced chip packaging technology comparable to Intel EMIB-T.
AI संकेत
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What is the significance of Google's decision to use Intel's EMIB-T packaging instead of TSMC's C. Article summary: Google's EMIB-T bet is a vote of confidence in Intel's packaging at a moment when CoWoS capacity is strangled, and for very large die sizes (~10x reticle) EMIB-T offers genuine cost and scaling advantages. But Intel face. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
openai.com
Google का अपने अगली पीढ़ी के TPU (कॉडनेम Humufish, पहले TPUv8e) के लिए TSMC के मौजूदा CoWoS के बजाय Intel के EMIB-T एडवांस्ड पैकेजिंग को चुनना, AI चिप सप्लाई चेन में आज सबसे अहम बदलावों में से एक है। यह Intel की पैकेजिंग तकनीक में भरोसे का एक बड़ा वोट है, लेकिन साथ ही एक हाई-स्टेक दांव भी है, जो सेमीकंडक्टर पैकेजिंग बाजार को नया आकार दे सकता है। हालांकि, Intel को इसके लिए यील्ड की खड़ी चढ़ाई और अपने ही फ्लैगशिप प्रोसेसर से जुड़ी एक शर्मनाक विडंबना से पार पाना होगा।
Google ने क्यों बदली रणनीति: CoWoS क्षमता की कमी
Google के स्विच करने का सबसे बड़ा कारण सीधा है: पर्याप्त CoWoS क्षमता नहीं है। AI की बढ़ती मांग ने TSMC के CoWoS उत्पादन को बुरी तरह से सीमित कर दिया है, और ऐसे में Intel का EMIB ही AI एक्सेलेरेटर के लिए बड़े पैमाने पर एकमात्र विश्वसनीय विकल्प बचा है । EMIB-T को "CoWoS 2.5D दृष्टिकोणों की तुलना में अधिक बहुमुखी, स्केलेबल और कम लागत वाला डिज़ाइन" बताया जा रहा है ।
Studio Global AI
अपना शोध जारी रखें
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
"Google का Intel EMIB-T पर $3M का दांव: तकनीकी वादा और विडंबना" का संक्षिप्त उत्तर क्या है?
Google के अगली पीढ़ी के Humufish TPU (TPUv8e) में Intel का EMIB T पैकेजिंग इस्तेमाल होगा, TSMC के CoWoS की जगह। इसका मुख्य कारण CoWoS क्षमता की कमी और 10x रेटिकल साइज के चिप के लिए स्केलेबिलिटी है।
सबसे पहले सत्यापित करने योग्य मुख्य बिंदु क्या हैं?
Google के अगली पीढ़ी के Humufish TPU (TPUv8e) में Intel का EMIB T पैकेजिंग इस्तेमाल होगा, TSMC के CoWoS की जगह। इसका मुख्य कारण CoWoS क्षमता की कमी और 10x रेटिकल साइज के चिप के लिए स्केलेबिलिटी है। EMIB T में सिलिकॉन ब्रिज केवल वहीं लगाए जाते हैं जहां चिप आपस में जुड़ती हैं, जिससे लागत कम होती है और बड़े पैकेज संभव होते हैं। लेकिन विश्लेषक मिंग ची कूओ के अनुसार, 90% से 98% यील्ड तक पहुंचना सबसे बड़ी चुनौती है।
मुझे अभ्यास में आगे क्या करना चाहिए?
Intel खुद अपने आगामी Diamond Rapids Xeon प्रोसेसर में EMIB नहीं अपना रहा है, बल्कि UCIe स्टैंडर्ड का उपयोग कर रहा है। यह विडंबना Intel के लिए एक बड़ा सवाल खड़ा करती है।
Humufish के लिए, Google का कंप्यूट डाई इन-हाउस बनाया जाएगा, जबकि MediaTek बैक-एंड डिज़ाइन संभालेगी। यह चिप 2027 की दूसरी छमाही तक आने की उम्मीद है । Aletheia Capital का अनुमान है कि Humufish का डाई एरिया 9-10x रेटिकल साइज होगा और सब्सट्रेट लगभग 13,700 mm² (16x रेटिकल) का होगा, जो CoWoS के लिए बहुत बड़ा और महंगा होगा। ऐसे में EMIB-T डिफ़ॉल्ट पैकेजिंग है, जिसमें CoPoS बैकअप के तौर पर है ।
सीधे शब्दों में, Google को एक ऐसे पैकेजिंग समाधान की जरूरत थी जो मेगा-पैकेज तक स्केल हो सके, जिसे CoWoS आर्थिक रूप से नहीं कर पाता। EMIB-T ही इसका जवाब है।
तकनीकी फायदे: EMIB-T और CoWoS में क्या अंतर है?
EMIB-T और CoWoS के बीच आर्किटेक्चरल अंतर बुनियादी है। CoWoS हर डाई को एक बड़े सिलिकॉन इंटरपोज़र पर लगाता है जो पूरे पैकेज में फैला होता है - यह एक महंगी स्लैब है जो पैकेज के आकार बढ़ने पर किनारों पर सिलिकॉन बर्बाद करती है । इसके विपरीत, EMIB ऑर्गेनिक सब्सट्रेट में छोटे सिलिकॉन ब्रिज केवल वहीं एम्बेड करता है जहां डाई आपस में जुड़ती हैं, बाकी सब्सट्रेट सस्ता ऑर्गेनिक मटेरियल ही रहता है ।
विशेषता
Intel EMIB-T
TSMC CoWoS
इंटरपोज़र दृष्टिकोण
ऑर्गेनिक सब्सट्रेट में केवल डाई कनेक्शन वाली जगहों पर छोटे सिलिकॉन ब्रिज
पूरे पैकेज में बड़ा सिलिकॉन इंटरपोज़र
रेटिकल स्केलिंग
9.7x रेटिकल से आगे; 2028 तक 12× का लक्ष्य
वर्टिकल कनेक्टिविटी
EMIB-T ब्रिज में TSV जोड़ता है जो वर्टिकल पावर/सिग्नल डिलीवरी करता है
इंटरपोज़र में अलग पावर-डिलीवरी संरचनाएं
बहुत बड़े डाई साइज पर लागत
लोकलाइज़्ड ब्रिज सिलिकॉन क्षेत्र को नाटकीय रूप से कम करते हैं, जिससे प्रति पैकेज लागत घटती है
फुल इंटरपोज़र बड़े रेटिकल साइज पर महंगा और यील्ड-चैलेंज्ड हो जाता है
पावर डिलीवरी
ब्रिज में TSV कम-शोर वर्टिकल पावर डिलीवरी सक्षम करता है, प्रतिरोध 30%+ कम करता है
परिपक्व लेकिन अलग पावर-डिलीवरी संरचनाओं का उपयोग करता है
अंतर को अक्सर शहर-व्यापी हाईवे नेटवर्क (CoWoS) बनाम नदी पर एक पुल (EMIB) के रूप में वर्णित किया जाता है । Humufish के ~10x रेटिकल डाई के लिए, यह लागत और स्केलिंग लाभ निर्णायक है।
90% यील्ड की चढ़ाई: एक मुश्किल समस्या
Google ने Intel को 2028 में 30 लाख से अधिक TPU बनाने का ऑर्डर दिया है, जिसकी पुष्टि द इंफॉर्मेशन ने चार सूत्रों के हवाले से की है । उद्योग विश्लेषण से पता चलता है कि यह मुख्य रूप से एक एडवांस्ड पैकेजिंग करार है, क्योंकि Intel के अपने प्रोसेस नोड लीडिंग-एज लॉजिक के लिए TSMC के मुकाबले प्रतिस्पर्धी नहीं हैं।
लेकिन यह वॉल्यूम लक्ष्य सीधे मैन्युफैक्चरिंग रियलिटी से टकराता है: Intel के EMIB-T ने Humufish प्रोजेक्ट के लिए लगभग 90% टेक्नोलॉजी-वैलिडेशन यील्ड हासिल की है । विश्लेषक मिंग-ची कूओ का कहना है कि Intel के EMIB उत्पादन इतिहास को देखते हुए यह एक सकारात्मक संकेत है, लेकिन बेंचमार्क FCBGA असेंबली यील्ड है, जो उद्योग में 98%+ पर चलती है । कूओ स्पष्ट रूप से चेतावनी देते हैं कि 90% से 98% तक पहुंचना "0% से 90% तक पहुंचने से अधिक कठिन" हो सकता है ।
संदर्भ के लिए, TSMC 2026 में अपने 5.5-रेटिकल CoWoS के लिए 98% उत्पादन यील्ड का लक्ष्य रखता है - जो काफी अधिक बेसलाइन है । यील्ड का यह अंतर बताता है कि Intel को 3-मिलियन-यूनिट वॉल्यूम को आर्थिक रूप से व्यवहार्य बनाने के लिए एक बेहद कठिन मैन्युफैक्चरिंग-रैंप समस्या को हल करना होगा। हाई-वैल्यू AI एक्सेलेरेटर पर यील्ड के हर प्रतिशत बिंदु के नुकसान का सीधा मतलब करोड़ों डॉलर का राजस्व नुकसान है।
Intel मलेशिया में अपना प्रोजेक्ट पेलिकन एडवांस्ड पैकेजिंग कॉम्प्लेक्स तैयार कर रहा है, जो 2026 में चालू होने वाला है । फिर भी, एक नए टेक्नोलॉजी वेरिएंट (EMIB-T) में एक ही ग्राहक के लिए उच्च यील्ड पर मल्टी-मिलियन-यूनिट आउटपुट तक पहुंचना, Intel के फाउंड्री पैकेजिंग व्यवसाय के लिए अभूतपूर्व होगा।
विडंबना: Intel ने अपने फ्लैगशिप CPU के लिए EMIB छोड़ा
Google के EMIB-T दांव का शायद सबसे अजीब पहलू यह है: Intel का अपना आगामी Diamond Rapids Xeon प्रोसेसर EMIB का उपयोग नहीं करेगा। SemiAnalysis (LinkedIn के माध्यम से) के अनुसार, "Intel Diamond Rapids में EMIB को छोड़कर UCIe की ओर बढ़ रहा है… Diamond Rapids लंबी दूरी के डाई-टू-डाई इंटरकनेक्ट के लिए सब्सट्रेट पर UCIe का उपयोग करेगा" । Intel ने ISSCC में UCIe-आधारित डाई-टू-डाई लिंक दिखाया ।
यह एक तीखी विडंबना पैदा करता है: Intel Google को अपने प्रमुख बाहरी पैकेजिंग ग्राहक के रूप में EMIB-T बेच रहा है, जबकि वह आंतरिक रूप से अपने फ्लैगशिप सर्वर CPU के लिए इसे छोड़ रहा है। इसका तर्क यह है कि मोनोलिथिक-जैसे CPU चिपलेट्स के लिए, मानक सब्सट्रेट पर UCIe कम लागत और जटिलता के साथ पर्याप्त बैंडविड्थ प्रदान करता है - लेकिन यह एक अजीब स्थिति है।
Intel प्रभावी रूप से बाजार से Google के 3-मिलियन-यूनिट TPU वॉल्यूम के लिए EMIB पर भरोसा करने के लिए कह रहा है, जबकि उसकी अपनी प्रमुख उत्पाद टीम ने एक अलग इंटरकनेक्ट स्टैंडर्ड चुना है। जैसा कि SemiAnalysis ने कहा, "Intel का 'सबसे अच्छा' पैकेजिंग टेक - सबके लिए, Intel को छोड़कर" ।
नोट: Diamond Rapids डिज़ाइन विवरण उद्योग विश्लेषक रिपोर्ट्स और SemiAnalysis के LinkedIn पोस्ट से लिए गए हैं, जो विश्वसनीय हैं लेकिन आधिकारिक Intel पुष्टि नहीं हैं
निचली पंक्ति
Google का EMIB-T दांव Intel की पैकेजिंग में भरोसे का एक वोट है, ऐसे समय में जब CoWoS क्षमता पर दबाव है, और बहुत बड़े डाई साइज (~10x रेटिकल) के लिए EMIB-T वास्तविक लागत और स्केलिंग लाभ प्रदान करता है। लेकिन Intel को एक कठिन यील्ड चढ़ाई (90% → 98%+) और एक तकनीक के साथ मल्टी-मिलियन-यूनिट वॉल्यूम रैंप का सामना करना पड़ता है, जिसे उसने कभी उस पैमाने पर नहीं चलाया है। Diamond Rapids का EMIB छोड़ना इस बात को रेखांकित करता है कि कैसे Intel बाहरी ग्राहकों के लिए तकनीक को बढ़ावा देता है, जबकि अपने सबसे अधिक वॉल्यूम वाले उत्पाद को एक अलग स्टैंडर्ड पर ले जा रहा है।
Humufish के लिए, Google का कंप्यूट डाई इन-हाउस बनाया जाएगा, जबकि MediaTek बैक-एंड डिज़ाइन संभालेगी। यह चिप 2027 की दूसरी छमाही तक आने की उम्मीद है । Aletheia Capital का अनुमान है कि Humufish का डाई एरिया 9-10x रेटिकल साइज होगा और सब्सट्रेट लगभग 13,700 mm² (16x रेटिकल) का होगा, जो CoWoS के लिए बहुत बड़ा और महंगा होगा। ऐसे में EMIB-T डिफ़ॉल्ट पैकेजिंग है, जिसमें CoPoS बैकअप के तौर पर है ।
सीधे शब्दों में, Google को एक ऐसे पैकेजिंग समाधान की जरूरत थी जो मेगा-पैकेज तक स्केल हो सके, जिसे CoWoS आर्थिक रूप से नहीं कर पाता। EMIB-T ही इसका जवाब है।
तकनीकी फायदे: EMIB-T और CoWoS में क्या अंतर है?
EMIB-T और CoWoS के बीच आर्किटेक्चरल अंतर बुनियादी है। CoWoS हर डाई को एक बड़े सिलिकॉन इंटरपोज़र पर लगाता है जो पूरे पैकेज में फैला होता है - यह एक महंगी स्लैब है जो पैकेज के आकार बढ़ने पर किनारों पर सिलिकॉन बर्बाद करती है । इसके विपरीत, EMIB ऑर्गेनिक सब्सट्रेट में छोटे सिलिकॉन ब्रिज केवल वहीं एम्बेड करता है जहां डाई आपस में जुड़ती हैं, बाकी सब्सट्रेट सस्ता ऑर्गेनिक मटेरियल ही रहता है ।
विशेषता
Intel EMIB-T
TSMC CoWoS
इंटरपोज़र दृष्टिकोण
ऑर्गेनिक सब्सट्रेट में केवल डाई कनेक्शन वाली जगहों पर छोटे सिलिकॉन ब्रिज
पूरे पैकेज में बड़ा सिलिकॉन इंटरपोज़र
रेटिकल स्केलिंग
9.7x रेटिकल से आगे; 2028 तक 12× का लक्ष्य
वर्टिकल कनेक्टिविटी
EMIB-T ब्रिज में TSV जोड़ता है जो वर्टिकल पावर/सिग्नल डिलीवरी करता है
इंटरपोज़र में अलग पावर-डिलीवरी संरचनाएं
बहुत बड़े डाई साइज पर लागत
लोकलाइज़्ड ब्रिज सिलिकॉन क्षेत्र को नाटकीय रूप से कम करते हैं, जिससे प्रति पैकेज लागत घटती है
फुल इंटरपोज़र बड़े रेटिकल साइज पर महंगा और यील्ड-चैलेंज्ड हो जाता है
पावर डिलीवरी
ब्रिज में TSV कम-शोर वर्टिकल पावर डिलीवरी सक्षम करता है, प्रतिरोध 30%+ कम करता है
परिपक्व लेकिन अलग पावर-डिलीवरी संरचनाओं का उपयोग करता है
अंतर को अक्सर शहर-व्यापी हाईवे नेटवर्क (CoWoS) बनाम नदी पर एक पुल (EMIB) के रूप में वर्णित किया जाता है । Humufish के ~10x रेटिकल डाई के लिए, यह लागत और स्केलिंग लाभ निर्णायक है।
90% यील्ड की चढ़ाई: एक मुश्किल समस्या
Google ने Intel को 2028 में 30 लाख से अधिक TPU बनाने का ऑर्डर दिया है, जिसकी पुष्टि द इंफॉर्मेशन ने चार सूत्रों के हवाले से की है । उद्योग विश्लेषण से पता चलता है कि यह मुख्य रूप से एक एडवांस्ड पैकेजिंग करार है, क्योंकि Intel के अपने प्रोसेस नोड लीडिंग-एज लॉजिक के लिए TSMC के मुकाबले प्रतिस्पर्धी नहीं हैं।
लेकिन यह वॉल्यूम लक्ष्य सीधे मैन्युफैक्चरिंग रियलिटी से टकराता है: Intel के EMIB-T ने Humufish प्रोजेक्ट के लिए लगभग 90% टेक्नोलॉजी-वैलिडेशन यील्ड हासिल की है । विश्लेषक मिंग-ची कूओ का कहना है कि Intel के EMIB उत्पादन इतिहास को देखते हुए यह एक सकारात्मक संकेत है, लेकिन बेंचमार्क FCBGA असेंबली यील्ड है, जो उद्योग में 98%+ पर चलती है । कूओ स्पष्ट रूप से चेतावनी देते हैं कि 90% से 98% तक पहुंचना "0% से 90% तक पहुंचने से अधिक कठिन" हो सकता है ।
संदर्भ के लिए, TSMC 2026 में अपने 5.5-रेटिकल CoWoS के लिए 98% उत्पादन यील्ड का लक्ष्य रखता है - जो काफी अधिक बेसलाइन है । यील्ड का यह अंतर बताता है कि Intel को 3-मिलियन-यूनिट वॉल्यूम को आर्थिक रूप से व्यवहार्य बनाने के लिए एक बेहद कठिन मैन्युफैक्चरिंग-रैंप समस्या को हल करना होगा। हाई-वैल्यू AI एक्सेलेरेटर पर यील्ड के हर प्रतिशत बिंदु के नुकसान का सीधा मतलब करोड़ों डॉलर का राजस्व नुकसान है।
Intel मलेशिया में अपना प्रोजेक्ट पेलिकन एडवांस्ड पैकेजिंग कॉम्प्लेक्स तैयार कर रहा है, जो 2026 में चालू होने वाला है । फिर भी, एक नए टेक्नोलॉजी वेरिएंट (EMIB-T) में एक ही ग्राहक के लिए उच्च यील्ड पर मल्टी-मिलियन-यूनिट आउटपुट तक पहुंचना, Intel के फाउंड्री पैकेजिंग व्यवसाय के लिए अभूतपूर्व होगा।
विडंबना: Intel ने अपने फ्लैगशिप CPU के लिए EMIB छोड़ा
Google के EMIB-T दांव का शायद सबसे अजीब पहलू यह है: Intel का अपना आगामी Diamond Rapids Xeon प्रोसेसर EMIB का उपयोग नहीं करेगा। SemiAnalysis (LinkedIn के माध्यम से) के अनुसार, "Intel Diamond Rapids में EMIB को छोड़कर UCIe की ओर बढ़ रहा है… Diamond Rapids लंबी दूरी के डाई-टू-डाई इंटरकनेक्ट के लिए सब्सट्रेट पर UCIe का उपयोग करेगा" । Intel ने ISSCC में UCIe-आधारित डाई-टू-डाई लिंक दिखाया ।
यह एक तीखी विडंबना पैदा करता है: Intel Google को अपने प्रमुख बाहरी पैकेजिंग ग्राहक के रूप में EMIB-T बेच रहा है, जबकि वह आंतरिक रूप से अपने फ्लैगशिप सर्वर CPU के लिए इसे छोड़ रहा है। इसका तर्क यह है कि मोनोलिथिक-जैसे CPU चिपलेट्स के लिए, मानक सब्सट्रेट पर UCIe कम लागत और जटिलता के साथ पर्याप्त बैंडविड्थ प्रदान करता है - लेकिन यह एक अजीब स्थिति है।
Intel प्रभावी रूप से बाजार से Google के 3-मिलियन-यूनिट TPU वॉल्यूम के लिए EMIB पर भरोसा करने के लिए कह रहा है, जबकि उसकी अपनी प्रमुख उत्पाद टीम ने एक अलग इंटरकनेक्ट स्टैंडर्ड चुना है। जैसा कि SemiAnalysis ने कहा, "Intel का 'सबसे अच्छा' पैकेजिंग टेक - सबके लिए, Intel को छोड़कर" ।
नोट: Diamond Rapids डिज़ाइन विवरण उद्योग विश्लेषक रिपोर्ट्स और SemiAnalysis के LinkedIn पोस्ट से लिए गए हैं, जो विश्वसनीय हैं लेकिन आधिकारिक Intel पुष्टि नहीं हैं
निचली पंक्ति
Google का EMIB-T दांव Intel की पैकेजिंग में भरोसे का एक वोट है, ऐसे समय में जब CoWoS क्षमता पर दबाव है, और बहुत बड़े डाई साइज (~10x रेटिकल) के लिए EMIB-T वास्तविक लागत और स्केलिंग लाभ प्रदान करता है। लेकिन Intel को एक कठिन यील्ड चढ़ाई (90% → 98%+) और एक तकनीक के साथ मल्टी-मिलियन-यूनिट वॉल्यूम रैंप का सामना करना पड़ता है, जिसे उसने कभी उस पैमाने पर नहीं चलाया है। Diamond Rapids का EMIB छोड़ना इस बात को रेखांकित करता है कि कैसे Intel बाहरी ग्राहकों के लिए तकनीक को बढ़ावा देता है, जबकि अपने सबसे अधिक वॉल्यूम वाले उत्पाद को एक अलग स्टैंडर्ड पर ले जा रहा है।
tomshardware.comSK hynix is testing Intel's EMIB packaging for HBM integration
gazlog.jpGoogle TPUv8eでIntelのEMIBパッケージングを採用か。 ...
slicast.comGoogle tapped MediaTek to design TPUv9 'Triggerfish' chip, fusing CPU and compute die into single package for
itiger.comWill Intel Secure Google's Next-Generation TPU Orders? ...
x.com我們認為$GOOGL TPU Humufish 的晶片面積將達到9-10 倍光罩尺寸 ...