गूगल का TPUv8e 'हुमुफिश' इंटेल के EMIB-T पर स्विच: कैसे CoWoS क्षमता संकट AI चिप पैकेजिंग को नया रूप दे रहा है
गूगल का अगली पीढ़ी का TPUv8e (हुमुफिश) TSMC के CoWoS के बजाय इंटेल की EMIB T पैकेजिंग का उपयोग करेगा, जिसका मुख्य कारण TSMC में क्षमता संकट है, जहां CoWoS लाइनें 2027 तक बिक चुकी हैं। यह कदम पूरी तरह पलायन नहीं बल्कि आपूर्ति विविधीकरण की रणनीति है: ट्रेनिंग फोकस्ड TPU 8t अभी भी TSMC के CoWoS S का ही उपयोग करेगा। एक...
प्रकाशितकर्ताDeepSeek-V4-Flash से संपादितGPT Image 1.5 से चित्र बनाए गए
गूगल का अगली पीढ़ी का TPUv8e (हुमुफिश) TSMC के CoWoS के बजाय इंटेल की EMIB T पैकेजिंग का उपयोग करेगा, जिसका मुख्य कारण TSMC में क्षमता संकट है, जहां CoWoS लाइनें 2027 तक बिक चुकी हैं।
यह कदम पूरी तरह पलायन नहीं बल्कि आपूर्ति विविधीकरण की रणनीति है: ट्रेनिंग फोकस्ड TPU 8t अभी भी TSMC के CoWoS S का ही उपयोग करेगा।
एक विडंबना यह है कि इंटेल गूगल को बाहरी EMIB ग्राहक के रूप में जीत रहा है, जबकि वह अपने स्वयं के प्रमुख Xeon प्रोसेसर (डायमंड रैपिड्स) को EMIB से हटाकर एक सरल UCIe ओवर सब्सट्रेट कनेक्ट की ओर ले जा रहा है।
Search & fact-check with cited sources for What is the significance of Google's decision to use Intel's EMIB-T packaging instead of TSMC's CConceptual comparison of Intel's EMIB (Embedded Multi-die Interconnect Bridge) and TSMC's CoWoS (Chip-on-Wafer-on-Substrate) packaging technologies.
AI संकेत
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What is the significance of Google's decision to use Intel's EMIB-T packaging instead of TSMC's C. Article summary: Here is the fact-checked analysis across all four dimensions.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not as factual evidence.
openai.com
गूगल का अपनी अगली पीढ़ी के TPUv8e (कोडनेम: हुमुफिश) के लिए इंटेल की EMIB-T पैकेजिंग का उपयोग करने का निर्णय, AI चिप बूम शुरू होने के बाद से आपूर्ति श्रृंखला में सबसे महत्वपूर्ण बदलावों में से एक है। यह किसी बेहतर तकनीक के किसी मौजूदा तकनीक को हराने की साधारण कहानी नहीं है। इसके बजाय, यह क्षमता की कमी, उपज (यील्ड) गणित और इंटेल में ही एक अजीब विडंबना से जूझते सेमीकंडक्टर उद्योग की तस्वीर पेश करता है।
क्यों बदला गूगल: CoWoS क्षमता का संकट
इस बदलाव का मुख्य कारण सीधा है: TSMC की CoWoS (चिप-ऑन-वेफर-ऑन-सब्सट्रेट) लाइनें 2027 तक पूरी तरह बिक चुकी हैं । इसने गूगल जैसे हाइपरस्केलर्स को दूसरे पैकेजिंग स्रोत की तलाश करने पर मजबूर कर दिया है। गूगल का अगली पीढ़ी का इन्फ्रेंस TPU (v8e, कोडनेम हुमुफिश) इंटेल फाउंड्री की EMIB-T पैकेजिंग का उपयोग करेगा, जिसका लक्ष्य 2027 की दूसरी छमाही में उत्पादन शुरू करना है ।
Studio Global AI
अपना शोध जारी रखें
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
"गूगल का TPUv8e 'हुमुफिश' इंटेल के EMIB-T पर स्विच: कैसे CoWoS क्षमता संकट AI चिप पैकेजिंग को नया रूप दे रहा है" का संक्षिप्त उत्तर क्या है?
गूगल का अगली पीढ़ी का TPUv8e (हुमुफिश) TSMC के CoWoS के बजाय इंटेल की EMIB T पैकेजिंग का उपयोग करेगा, जिसका मुख्य कारण TSMC में क्षमता संकट है, जहां CoWoS लाइनें 2027 तक बिक चुकी हैं।
सबसे पहले सत्यापित करने योग्य मुख्य बिंदु क्या हैं?
गूगल का अगली पीढ़ी का TPUv8e (हुमुफिश) TSMC के CoWoS के बजाय इंटेल की EMIB T पैकेजिंग का उपयोग करेगा, जिसका मुख्य कारण TSMC में क्षमता संकट है, जहां CoWoS लाइनें 2027 तक बिक चुकी हैं। यह कदम पूरी तरह पलायन नहीं बल्कि आपूर्ति विविधीकरण की रणनीति है: ट्रेनिंग फोकस्ड TPU 8t अभी भी TSMC के CoWoS S का ही उपयोग करेगा।
मुझे अभ्यास में आगे क्या करना चाहिए?
एक विडंबना यह है कि इंटेल गूगल को बाहरी EMIB ग्राहक के रूप में जीत रहा है, जबकि वह अपने स्वयं के प्रमुख Xeon प्रोसेसर (डायमंड रैपिड्स) को EMIB से हटाकर एक सरल UCIe ओवर सब्सट्रेट कनेक्ट की ओर ले जा रहा है।
गूगल का TPUv8e 'हुमुफिश' इंटेल के EMIB-T पर स्विच: कैसे CoWoS क्षमता संकट AI चिप पैकेजिंग को नया रूप दे रहा है
गूगल का अगली पीढ़ी का TPUv8e (हुमुफिश) TSMC के CoWoS के बजाय इंटेल की EMIB T पैकेजिंग का उपयोग करेगा, जिसका मुख्य कारण TSMC में क्षमता संकट है, जहां CoWoS लाइनें 2027 तक बिक चुकी हैं। यह कदम पूरी तरह पलायन नहीं बल्कि आपूर्ति विविधीकरण की रणनीति है: ट्रेनिंग फोकस्ड TPU 8t अभी भी TSMC के CoWoS S का ही उपयोग करेगा। एक...
प्रकाशितकर्ताDeepSeek-V4-Flash से संपादितGPT Image 1.5 से चित्र बनाए गए
गूगल का अगली पीढ़ी का TPUv8e (हुमुफिश) TSMC के CoWoS के बजाय इंटेल की EMIB T पैकेजिंग का उपयोग करेगा, जिसका मुख्य कारण TSMC में क्षमता संकट है, जहां CoWoS लाइनें 2027 तक बिक चुकी हैं।
यह कदम पूरी तरह पलायन नहीं बल्कि आपूर्ति विविधीकरण की रणनीति है: ट्रेनिंग फोकस्ड TPU 8t अभी भी TSMC के CoWoS S का ही उपयोग करेगा।
एक विडंबना यह है कि इंटेल गूगल को बाहरी EMIB ग्राहक के रूप में जीत रहा है, जबकि वह अपने स्वयं के प्रमुख Xeon प्रोसेसर (डायमंड रैपिड्स) को EMIB से हटाकर एक सरल UCIe ओवर सब्सट्रेट कनेक्ट की ओर ले जा रहा है।
Search & fact-check with cited sources for What is the significance of Google's decision to use Intel's EMIB-T packaging instead of TSMC's CConceptual comparison of Intel's EMIB (Embedded Multi-die Interconnect Bridge) and TSMC's CoWoS (Chip-on-Wafer-on-Substrate) packaging technologies.
AI संकेत
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What is the significance of Google's decision to use Intel's EMIB-T packaging instead of TSMC's C. Article summary: Here is the fact-checked analysis across all four dimensions.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not as factual evidence.
openai.com
गूगल का अपनी अगली पीढ़ी के TPUv8e (कोडनेम: हुमुफिश) के लिए इंटेल की EMIB-T पैकेजिंग का उपयोग करने का निर्णय, AI चिप बूम शुरू होने के बाद से आपूर्ति श्रृंखला में सबसे महत्वपूर्ण बदलावों में से एक है। यह किसी बेहतर तकनीक के किसी मौजूदा तकनीक को हराने की साधारण कहानी नहीं है। इसके बजाय, यह क्षमता की कमी, उपज (यील्ड) गणित और इंटेल में ही एक अजीब विडंबना से जूझते सेमीकंडक्टर उद्योग की तस्वीर पेश करता है।
क्यों बदला गूगल: CoWoS क्षमता का संकट
इस बदलाव का मुख्य कारण सीधा है: TSMC की CoWoS (चिप-ऑन-वेफर-ऑन-सब्सट्रेट) लाइनें 2027 तक पूरी तरह बिक चुकी हैं । इसने गूगल जैसे हाइपरस्केलर्स को दूसरे पैकेजिंग स्रोत की तलाश करने पर मजबूर कर दिया है। गूगल का अगली पीढ़ी का इन्फ्रेंस TPU (v8e, कोडनेम हुमुफिश) इंटेल फाउंड्री की EMIB-T पैकेजिंग का उपयोग करेगा, जिसका लक्ष्य 2027 की दूसरी छमाही में उत्पादन शुरू करना है ।
Studio Global AI
अपना शोध जारी रखें
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
"गूगल का TPUv8e 'हुमुफिश' इंटेल के EMIB-T पर स्विच: कैसे CoWoS क्षमता संकट AI चिप पैकेजिंग को नया रूप दे रहा है" का संक्षिप्त उत्तर क्या है?
गूगल का अगली पीढ़ी का TPUv8e (हुमुफिश) TSMC के CoWoS के बजाय इंटेल की EMIB T पैकेजिंग का उपयोग करेगा, जिसका मुख्य कारण TSMC में क्षमता संकट है, जहां CoWoS लाइनें 2027 तक बिक चुकी हैं।
सबसे पहले सत्यापित करने योग्य मुख्य बिंदु क्या हैं?
गूगल का अगली पीढ़ी का TPUv8e (हुमुफिश) TSMC के CoWoS के बजाय इंटेल की EMIB T पैकेजिंग का उपयोग करेगा, जिसका मुख्य कारण TSMC में क्षमता संकट है, जहां CoWoS लाइनें 2027 तक बिक चुकी हैं। यह कदम पूरी तरह पलायन नहीं बल्कि आपूर्ति विविधीकरण की रणनीति है: ट्रेनिंग फोकस्ड TPU 8t अभी भी TSMC के CoWoS S का ही उपयोग करेगा।
मुझे अभ्यास में आगे क्या करना चाहिए?
एक विडंबना यह है कि इंटेल गूगल को बाहरी EMIB ग्राहक के रूप में जीत रहा है, जबकि वह अपने स्वयं के प्रमुख Xeon प्रोसेसर (डायमंड रैपिड्स) को EMIB से हटाकर एक सरल UCIe ओवर सब्सट्रेट कनेक्ट की ओर ले जा रहा है।
यह एक आपूर्ति विविधीकरण रणनीति है, न कि TSMC को छोड़ना। ट्रेनिंग-केंद्रित TPU 8t के लिए TSMC के CoWoS-S को ही बरकरार रखने की सूचना है । इंटेल 2027-2028 के दौरान गूगल के अनुमानित ~6 मिलियन कुल TPU वॉल्यूम का लगभग आधा संभालेगा । यह कदम इंटेल के लिए एक बड़ी फाउंड्री जीत भी है, जो संकेत देता है कि उसकी एडवांस्ड पैकेजिंग एक शीर्ष हाइपरस्केलर के लिए पर्याप्त विश्वसनीय है, और यह ऐसे समय में आया है जब Nvidia अगली पीढ़ी के GPUs के लिए इंटेल के 18A प्रोसेस और EMIB पैकेजिंग का मूल्यांकन कर रहा है ।
CoWoS पर EMIB-T के तकनीकी लाभ
मानक EMIB का उपयोग इंटेल के FPGAs और Sapphire Rapids Xeons में वर्षों से किया जा रहा है, लेकिन इसमें उच्च-शक्ति वाले AI एक्सेलेरेटर्स के लिए आवश्यक पावर डिलीवरी और रेटिकल स्केलिंग का अभाव था। EMIB-T एम्बेडेड ब्रिज में सीधे थ्रू-सिलिकॉन वियास (TSVs) जोड़कर इसे हल करता है, जिससे वर्टिकल पावर डिलीवरी और HBM4-क्लास सपोर्ट संभव हो पाता है । मुख्य वास्तुशिल्प लाभों में शामिल हैं:
कोई बड़ा सिलिकॉन इंटरपोजर नहीं – EMIB केवल वहीं छोटे ब्रिज एम्बेड करता है जहां डाइज़ जुड़ते हैं, जिससे सामग्री की लागत कम होती है और संरचना सरल हो जाती है ।
बेहतर थर्मल विस्तार मिलान – पूरे पैकेज में फैले बड़े इंटरपोजर के बिना, थर्मल विस्तार गुणांक में बेमेल कम हो जाता है ।
बड़ा रेटिकल स्केलिंग – EMIB-T CoWoS-S की ~3.3x रेटिकल सीमा से आगे बढ़ सकता है। बर्नस्टीन विश्लेषकों का अनुमान है कि EMIB-T मौजूदा CoWoS पेशकशों की तुलना में बड़े पैकेज आकारों का समर्थन करता है । इंटेल ने कहा है कि EMIB ने 2024 में 6x रेटिकल आकार का समर्थन किया और 2026 में 8x और 2028 तक 12x तक पहुंचने का लक्ष्य है ।
प्रति इंटरपोजर उच्च सैद्धांतिक उपज – क्योंकि ब्रिज छोटे और स्थानीयकृत होते हैं, एक ब्रिज में खराबी पूरे इंटरपोजर को खत्म नहीं करती, जैसा कि CoWoS के बड़े मोनोलिथिक इंटरपोजर के साथ हो सकता है ।
उपलब्ध क्षमता – इंटेल की EMIB उत्पादन लाइनें अभी पूरी तरह से उपयोग में नहीं हैं, जबकि हर प्रमुख CoWoS स्लॉट 2027 तक पहले से बिक चुका है ।
ट्रेड-ऑफ: सबसे आक्रामक AI डिजाइनों के लिए अधिकतम बैंडविड्थ घनत्व और HBM निकटता में CoWoS अभी भी आगे है। EMIB-T अंतर को कम कर रहा है लेकिन अभी तक उच्च स्तर पर CoWoS को पार नहीं कर पाया है।
पैमाना, उपज और 8-पॉइंट का अंतर
द इंफॉर्मेशन द्वारा रिपोर्ट और मॉर्गन स्टेनली द्वारा समर्थित इस सौदे में गूगल ने 2028 के उत्पादन के लिए 3 मिलियन से अधिक TPU यूनिट बुक किए हैं । यही चुनौती है: इंटेल को एक ऐसी तकनीक देनी होगी जो कभी भी किसी बाहरी ग्राहक के लिए इस पैमाने पर तैनात नहीं की गई है।
उपज मुख्य तनाव है। मिंग-ची कू ने सबसे पहले संकेत दिया था कि इंटेल की EMIB-T पैकेजिंग ने हुमुफिश TPU के लिए तकनीकी सत्यापन में ~90% उपज हासिल की है । हालांकि, बड़े पैमाने पर उत्पादन का मानक ~98% है, जिससे 8-पॉइंट का महत्वपूर्ण अंतर रह जाता है । संदर्भ के लिए, 2026 में TSMC के 5.5x रेटिकल CoWoS के लिए उपज लक्ष्य 98% से शुरू होता है । 90% उपज का मतलब है कि हर 10 असेंबल मॉड्यूल में से 1 खराब है; 98% इसे घटाकर 50 में से 1 कर देता है ।
अन्य चुनौतियों में शामिल हैं:
निष्पादन जोखिम: इंटेल के कॉरपोरेट वीपी जॉन पिट्जर ने स्वीकार किया कि 2025 के लिए पहले की पैकेजिंग रैंप अपेक्षाएं "बहुत आशावादी" थीं । कंपनी कुछ EMIB उत्पादन को दक्षिण कोरिया में Amkor की सुविधा को आउटसोर्स भी कर रही है ।
समयसीमा: हुमुफिश TPU का टेप-आउट ~2026 के अंत में निर्धारित है, जिसमें 2027 की दूसरी छमाही में उत्पादन नमूने होंगे ।
वॉल्यूम स्केलिंग: 2028 तक इंटेल की 18A नोड क्षमता दोगुनी होने की उम्मीद है, और आयरलैंड में इंटेल 3 फैब क्षमता इसी अवधि में 80% बढ़ती है ।
विडंबनापूर्ण विरोधाभास: डायमंड रैपिड्स
इस कहानी का सबसे चौंकाने वाला पहलू यह है कि इंटेल गूगल को एक बाहरी EMIB ग्राहक के रूप में जीत रहा है, जबकि वह अपने स्वयं के प्रमुख Xeon प्लेटफॉर्म को EMIB से दूर ले जा रहा है। इंटेल का अगली पीढ़ी का सर्वर CPU, डायमंड रैपिड्स (192 कोर, 2026-2027 के लिए निर्धारित), संभवतः EMIB के बजाय मानक ऑर्गेनिक सब्सट्रेट पर UCIe डाई-टू-डाई इंटरकनेक्ट का उपयोग करेगा । ISSCC में, इंटेल ने मानक ऑर्गेनिक सब्सट्रेट पर उच्च डेटा दरों पर चलने वाले UCIe-S लिंक का प्रदर्शन किया, जिसने तुलनीय 3nm डिज़ाइन की तुलना में 3 गुना अधिक डेटा दर और 2.8 गुना अधिक बैंडविड्थ घनत्व हासिल किया ।
इसका मतलब है:
सैफायर रैपिड्स (2023) और ग्रेनाइट रैपिड्स ने कंप्यूट डाइज़ को जोड़ने के लिए EMIB का उपयोग किया।
डायमंड रैपिड्स से एक सरल, सस्ता UCIe-ओवर-सब्सट्रेट दृष्टिकोण अपनाने की उम्मीद है, जो EMIB की जटिलता और लागत से बचता है ।
फिर भी इंटेल अब उसी EMIB तकनीक को गूगल को एक प्रीमियम CoWoS विकल्प के रूप में बेच रहा है।
यह विरोधाभास रेखांकित करता है कि EMIB का मूल्य प्रस्ताव उपयोग के मामले पर तेजी से निर्भर करता है: गूगल के बड़े AI एक्सेलेरेटर्स के लिए, यह क्षमता की कमी को हल करता है और लागत प्रभावी स्केलिंग प्रदान करता है। इंटेल के अपने Xeons के लिए, UCIe के माध्यम से ऑर्गेनिक-सब्सट्रेट सिग्नलिंग में प्रगति एम्बेडेड-ब्रिज दृष्टिकोण को अनावश्यक और उच्च-मात्रा वाले CPU पैकेजों के लिए बहुत महंगा बनाती है ।
investing.comIs Intel closing the AI packaging gap with TSMC - and who wins?
यह एक आपूर्ति विविधीकरण रणनीति है, न कि TSMC को छोड़ना। ट्रेनिंग-केंद्रित TPU 8t के लिए TSMC के CoWoS-S को ही बरकरार रखने की सूचना है । इंटेल 2027-2028 के दौरान गूगल के अनुमानित ~6 मिलियन कुल TPU वॉल्यूम का लगभग आधा संभालेगा । यह कदम इंटेल के लिए एक बड़ी फाउंड्री जीत भी है, जो संकेत देता है कि उसकी एडवांस्ड पैकेजिंग एक शीर्ष हाइपरस्केलर के लिए पर्याप्त विश्वसनीय है, और यह ऐसे समय में आया है जब Nvidia अगली पीढ़ी के GPUs के लिए इंटेल के 18A प्रोसेस और EMIB पैकेजिंग का मूल्यांकन कर रहा है ।
CoWoS पर EMIB-T के तकनीकी लाभ
मानक EMIB का उपयोग इंटेल के FPGAs और Sapphire Rapids Xeons में वर्षों से किया जा रहा है, लेकिन इसमें उच्च-शक्ति वाले AI एक्सेलेरेटर्स के लिए आवश्यक पावर डिलीवरी और रेटिकल स्केलिंग का अभाव था। EMIB-T एम्बेडेड ब्रिज में सीधे थ्रू-सिलिकॉन वियास (TSVs) जोड़कर इसे हल करता है, जिससे वर्टिकल पावर डिलीवरी और HBM4-क्लास सपोर्ट संभव हो पाता है । मुख्य वास्तुशिल्प लाभों में शामिल हैं:
कोई बड़ा सिलिकॉन इंटरपोजर नहीं – EMIB केवल वहीं छोटे ब्रिज एम्बेड करता है जहां डाइज़ जुड़ते हैं, जिससे सामग्री की लागत कम होती है और संरचना सरल हो जाती है ।
बेहतर थर्मल विस्तार मिलान – पूरे पैकेज में फैले बड़े इंटरपोजर के बिना, थर्मल विस्तार गुणांक में बेमेल कम हो जाता है ।
बड़ा रेटिकल स्केलिंग – EMIB-T CoWoS-S की ~3.3x रेटिकल सीमा से आगे बढ़ सकता है। बर्नस्टीन विश्लेषकों का अनुमान है कि EMIB-T मौजूदा CoWoS पेशकशों की तुलना में बड़े पैकेज आकारों का समर्थन करता है । इंटेल ने कहा है कि EMIB ने 2024 में 6x रेटिकल आकार का समर्थन किया और 2026 में 8x और 2028 तक 12x तक पहुंचने का लक्ष्य है ।
प्रति इंटरपोजर उच्च सैद्धांतिक उपज – क्योंकि ब्रिज छोटे और स्थानीयकृत होते हैं, एक ब्रिज में खराबी पूरे इंटरपोजर को खत्म नहीं करती, जैसा कि CoWoS के बड़े मोनोलिथिक इंटरपोजर के साथ हो सकता है ।
उपलब्ध क्षमता – इंटेल की EMIB उत्पादन लाइनें अभी पूरी तरह से उपयोग में नहीं हैं, जबकि हर प्रमुख CoWoS स्लॉट 2027 तक पहले से बिक चुका है ।
ट्रेड-ऑफ: सबसे आक्रामक AI डिजाइनों के लिए अधिकतम बैंडविड्थ घनत्व और HBM निकटता में CoWoS अभी भी आगे है। EMIB-T अंतर को कम कर रहा है लेकिन अभी तक उच्च स्तर पर CoWoS को पार नहीं कर पाया है।
पैमाना, उपज और 8-पॉइंट का अंतर
द इंफॉर्मेशन द्वारा रिपोर्ट और मॉर्गन स्टेनली द्वारा समर्थित इस सौदे में गूगल ने 2028 के उत्पादन के लिए 3 मिलियन से अधिक TPU यूनिट बुक किए हैं । यही चुनौती है: इंटेल को एक ऐसी तकनीक देनी होगी जो कभी भी किसी बाहरी ग्राहक के लिए इस पैमाने पर तैनात नहीं की गई है।
उपज मुख्य तनाव है। मिंग-ची कू ने सबसे पहले संकेत दिया था कि इंटेल की EMIB-T पैकेजिंग ने हुमुफिश TPU के लिए तकनीकी सत्यापन में ~90% उपज हासिल की है । हालांकि, बड़े पैमाने पर उत्पादन का मानक ~98% है, जिससे 8-पॉइंट का महत्वपूर्ण अंतर रह जाता है । संदर्भ के लिए, 2026 में TSMC के 5.5x रेटिकल CoWoS के लिए उपज लक्ष्य 98% से शुरू होता है । 90% उपज का मतलब है कि हर 10 असेंबल मॉड्यूल में से 1 खराब है; 98% इसे घटाकर 50 में से 1 कर देता है ।
अन्य चुनौतियों में शामिल हैं:
निष्पादन जोखिम: इंटेल के कॉरपोरेट वीपी जॉन पिट्जर ने स्वीकार किया कि 2025 के लिए पहले की पैकेजिंग रैंप अपेक्षाएं "बहुत आशावादी" थीं । कंपनी कुछ EMIB उत्पादन को दक्षिण कोरिया में Amkor की सुविधा को आउटसोर्स भी कर रही है ।
समयसीमा: हुमुफिश TPU का टेप-आउट ~2026 के अंत में निर्धारित है, जिसमें 2027 की दूसरी छमाही में उत्पादन नमूने होंगे ।
वॉल्यूम स्केलिंग: 2028 तक इंटेल की 18A नोड क्षमता दोगुनी होने की उम्मीद है, और आयरलैंड में इंटेल 3 फैब क्षमता इसी अवधि में 80% बढ़ती है ।
विडंबनापूर्ण विरोधाभास: डायमंड रैपिड्स
इस कहानी का सबसे चौंकाने वाला पहलू यह है कि इंटेल गूगल को एक बाहरी EMIB ग्राहक के रूप में जीत रहा है, जबकि वह अपने स्वयं के प्रमुख Xeon प्लेटफॉर्म को EMIB से दूर ले जा रहा है। इंटेल का अगली पीढ़ी का सर्वर CPU, डायमंड रैपिड्स (192 कोर, 2026-2027 के लिए निर्धारित), संभवतः EMIB के बजाय मानक ऑर्गेनिक सब्सट्रेट पर UCIe डाई-टू-डाई इंटरकनेक्ट का उपयोग करेगा । ISSCC में, इंटेल ने मानक ऑर्गेनिक सब्सट्रेट पर उच्च डेटा दरों पर चलने वाले UCIe-S लिंक का प्रदर्शन किया, जिसने तुलनीय 3nm डिज़ाइन की तुलना में 3 गुना अधिक डेटा दर और 2.8 गुना अधिक बैंडविड्थ घनत्व हासिल किया ।
इसका मतलब है:
सैफायर रैपिड्स (2023) और ग्रेनाइट रैपिड्स ने कंप्यूट डाइज़ को जोड़ने के लिए EMIB का उपयोग किया।
डायमंड रैपिड्स से एक सरल, सस्ता UCIe-ओवर-सब्सट्रेट दृष्टिकोण अपनाने की उम्मीद है, जो EMIB की जटिलता और लागत से बचता है ।
फिर भी इंटेल अब उसी EMIB तकनीक को गूगल को एक प्रीमियम CoWoS विकल्प के रूप में बेच रहा है।
यह विरोधाभास रेखांकित करता है कि EMIB का मूल्य प्रस्ताव उपयोग के मामले पर तेजी से निर्भर करता है: गूगल के बड़े AI एक्सेलेरेटर्स के लिए, यह क्षमता की कमी को हल करता है और लागत प्रभावी स्केलिंग प्रदान करता है। इंटेल के अपने Xeons के लिए, UCIe के माध्यम से ऑर्गेनिक-सब्सट्रेट सिग्नलिंग में प्रगति एम्बेडेड-ब्रिज दृष्टिकोण को अनावश्यक और उच्च-मात्रा वाले CPU पैकेजों के लिए बहुत महंगा बनाती है ।
investing.comIs Intel closing the AI packaging gap with TSMC - and who wins?
tomshardware.comIntel's EMIB-T packaging technology set for fab rollout this year — as TSMC CoWoS capacity remains limited, EMIB-T is preparing for advanced AI accelerator designs
trendforce.comAI Boom Drives Demand for Ultra-Large Packaging as ASICs Expected to Shift from CoWoS to EMIB, Says TrendForce
theoutpost.aiIntel Emerges as Alternative to TSMC's Strained CoWoS ...
eu.36kr.comWho Will Divide Up the CoWoS Production Capacity in 2026? - 36氪