अनुमानित प्रदर्शन और दक्षता लाभ: IBM का दावा है कि नया डिज़ाइन इसके 2nm आर्किटेक्चर की तुलना में 50% अधिक प्रदर्शन या 70% अधिक ऊर्जा दक्षता प्रदान कर सकता है। ये वाणिज्यिक उत्पादों के माप नहीं, बल्कि अनुसंधान-चरण के अनुमान हैं ।

SRAM स्केलिंग: 40% सुधार ऑन-चिप मेमोरी घनत्व में। IBM इसे पिछले एक दशक में उद्योग में देखा गया सबसे बड़ा मेमोरी लाभ बताता है। ये परिणाम 2026 के VLSI प्रौद्योगिकी संगोष्ठी में प्रकाशित किए गए थे ।

आर्किटेक्चर: NanoStack कैसे काम करता है

NanoStack एक 3D वर्टिकल ट्रांजिस्टर आर्किटेक्चर है। ट्रांजिस्टर को एक सपाट सतह पर लगातार छोटा करने के बजाय (जैसा कि FinFET और पारंपरिक नैनोशीट डिज़ाइनों में होता है), IBM वेफर बॉन्डिंग का उपयोग करके नैनोशीट ट्रांजिस्टर को तीन आयामों में लंबवत रूप से स्टैक करता है ।

यह आर्किटेक्चर एक प्रकार के कॉम्प्लीमेंटरी FET (CFET) के रूप में कार्य करता है। विशेष रूप से, यह n-टाइप और p-टाइप ट्रांजिस्टर को एक-दूसरे के बगल में रखने के बजाय एक-दूसरे के ऊपर स्टैक करता है, जिससे महत्वपूर्ण डाई एरिया बचता है और उनके बीच विद्युत संकेतों को यात्रा करने की दूरी कम हो जाती है । IBM ने NanoStack को ट्रांजिस्टर व्यवस्थित करने के लिए एक 'सार्वभौमिक ढाँचा' बताया है । कंपनी ने 0.7 nm नोड पर एक कार्यशील प्रोटोटाइप चिप का प्रदर्शन किया है — यह पहला सार्वजनिक प्रदर्शन है जिसमें कार्यात्मक सब-1 nm CMOS लॉजिक दिखाया गया है ।

व्यावसायीकरण और व्यवसाय मॉडल

IBM स्पष्ट रूप से कहता है कि यह तकनीक अभी भी अनुसंधान चरण में है। कंपनी को अपने भागीदारों द्वारा लगभग पांच वर्षों के भीतर वाणिज्यिक उत्पादन शुरू होने की उम्मीद है । IBM के पास अपनी स्वयं की चिप निर्माण सुविधाएँ नहीं हैं। यह NanoStack डिज़ाइन को विनिर्माण भागीदारों और फाउंड्री को लाइसेंस देगा, जो सेमीकंडक्टर सफलताओं के व्यावसायीकरण के लिए इसके ऐतिहासिक दृष्टिकोण के अनुरूप है । कंपनी ने 0.1 nm (1 एंगस्ट्रॉम) नोड्स की ओर एक दीर्घकालिक रोडमैप भी तैयार किया है ।

उद्योग में स्थिति और AI के लिए निहितार्थ

IBM 0.7 nm नोड को पहली सार्वजनिक रूप से घोषित सब-1 nm तकनीक के रूप में स्थापित करता है, जो चिप निर्माण के तथाकथित 'एंगस्ट्रॉम युग' की शुरुआत करता है । कंपनी का अनुमान है कि 7A चिप्स पर बने AI एक्सेलेरेटर सैद्धांतिक रूप से लगभग 7,000 TOPS (ट्रिलियन ऑपरेशन प्रति सेकंड) तक पहुँच सकते हैं, जबकि वर्तमान अग्रणी नोड्स पर यह लगभग 1,500 TOPS है — लगभग 4.7 गुना सुधार । IBM की यह घोषणा व्यापक रूप से कंपनी को एंगस्ट्रॉम-स्केल नोड्स की दौड़ में फाउंड्री लीडर्स TSMC, सैमसंग और इंटेल के साथ प्रतिस्पर्धा करने की स्थिति में लाने के रूप में देखी जाती है ।

महत्वपूर्ण सावधानियाँ

सभी प्रदर्शन और दक्षता के आंकड़े IBM के स्वयं के अनुमान हैं जो अनुसंधान-चरण की प्रक्रिया से प्राप्त हुए हैं, न कि शिप किए जा रहे उत्पादों से। कंपनी की पाँच वर्षों की व्यावसायीकरण समयसीमा और लाइसेंसिंग भागीदारों पर इसकी निर्भरता महत्वपूर्ण बाधाएँ हैं। जैसा कि IBM के वैश्विक सेमीकंडक्टर R&D के VP, Huiming Bu ने घोषणा के समय कहा: 'NanoStack एक नवाचार नहीं है। यह एक डिवाइस प्लेटफॉर्म है जो अगले दशक तक भविष्य के स्केलिंग को सक्षम कर सकता है। हम इसे निर्माण के लिए तैयार कर रहे हैं।'

अनुमानित प्रदर्शन और दक्षता लाभ: IBM का दावा है कि नया डिज़ाइन इसके 2nm आर्किटेक्चर की तुलना में 50% अधिक प्रदर्शन या 70% अधिक ऊर्जा दक्षता प्रदान कर सकता है। ये वाणिज्यिक उत्पादों के माप नहीं, बल्कि अनुसंधान-चरण के अनुमान हैं ।

SRAM स्केलिंग: 40% सुधार ऑन-चिप मेमोरी घनत्व में। IBM इसे पिछले एक दशक में उद्योग में देखा गया सबसे बड़ा मेमोरी लाभ बताता है। ये परिणाम 2026 के VLSI प्रौद्योगिकी संगोष्ठी में प्रकाशित किए गए थे ।

आर्किटेक्चर: NanoStack कैसे काम करता है

NanoStack एक 3D वर्टिकल ट्रांजिस्टर आर्किटेक्चर है। ट्रांजिस्टर को एक सपाट सतह पर लगातार छोटा करने के बजाय (जैसा कि FinFET और पारंपरिक नैनोशीट डिज़ाइनों में होता है), IBM वेफर बॉन्डिंग का उपयोग करके नैनोशीट ट्रांजिस्टर को तीन आयामों में लंबवत रूप से स्टैक करता है ।

यह आर्किटेक्चर एक प्रकार के कॉम्प्लीमेंटरी FET (CFET) के रूप में कार्य करता है। विशेष रूप से, यह n-टाइप और p-टाइप ट्रांजिस्टर को एक-दूसरे के बगल में रखने के बजाय एक-दूसरे के ऊपर स्टैक करता है, जिससे महत्वपूर्ण डाई एरिया बचता है और उनके बीच विद्युत संकेतों को यात्रा करने की दूरी कम हो जाती है । IBM ने NanoStack को ट्रांजिस्टर व्यवस्थित करने के लिए एक 'सार्वभौमिक ढाँचा' बताया है । कंपनी ने 0.7 nm नोड पर एक कार्यशील प्रोटोटाइप चिप का प्रदर्शन किया है — यह पहला सार्वजनिक प्रदर्शन है जिसमें कार्यात्मक सब-1 nm CMOS लॉजिक दिखाया गया है ।

व्यावसायीकरण और व्यवसाय मॉडल

IBM स्पष्ट रूप से कहता है कि यह तकनीक अभी भी अनुसंधान चरण में है। कंपनी को अपने भागीदारों द्वारा लगभग पांच वर्षों के भीतर वाणिज्यिक उत्पादन शुरू होने की उम्मीद है । IBM के पास अपनी स्वयं की चिप निर्माण सुविधाएँ नहीं हैं। यह NanoStack डिज़ाइन को विनिर्माण भागीदारों और फाउंड्री को लाइसेंस देगा, जो सेमीकंडक्टर सफलताओं के व्यावसायीकरण के लिए इसके ऐतिहासिक दृष्टिकोण के अनुरूप है । कंपनी ने 0.1 nm (1 एंगस्ट्रॉम) नोड्स की ओर एक दीर्घकालिक रोडमैप भी तैयार किया है ।

उद्योग में स्थिति और AI के लिए निहितार्थ

IBM 0.7 nm नोड को पहली सार्वजनिक रूप से घोषित सब-1 nm तकनीक के रूप में स्थापित करता है, जो चिप निर्माण के तथाकथित 'एंगस्ट्रॉम युग' की शुरुआत करता है । कंपनी का अनुमान है कि 7A चिप्स पर बने AI एक्सेलेरेटर सैद्धांतिक रूप से लगभग 7,000 TOPS (ट्रिलियन ऑपरेशन प्रति सेकंड) तक पहुँच सकते हैं, जबकि वर्तमान अग्रणी नोड्स पर यह लगभग 1,500 TOPS है — लगभग 4.7 गुना सुधार । IBM की यह घोषणा व्यापक रूप से कंपनी को एंगस्ट्रॉम-स्केल नोड्स की दौड़ में फाउंड्री लीडर्स TSMC, सैमसंग और इंटेल के साथ प्रतिस्पर्धा करने की स्थिति में लाने के रूप में देखी जाती है ।

महत्वपूर्ण सावधानियाँ

सभी प्रदर्शन और दक्षता के आंकड़े IBM के स्वयं के अनुमान हैं जो अनुसंधान-चरण की प्रक्रिया से प्राप्त हुए हैं, न कि शिप किए जा रहे उत्पादों से। कंपनी की पाँच वर्षों की व्यावसायीकरण समयसीमा और लाइसेंसिंग भागीदारों पर इसकी निर्भरता महत्वपूर्ण बाधाएँ हैं। जैसा कि IBM के वैश्विक सेमीकंडक्टर R&D के VP, Huiming Bu ने घोषणा के समय कहा: 'NanoStack एक नवाचार नहीं है। यह एक डिवाइस प्लेटफॉर्म है जो अगले दशक तक भविष्य के स्केलिंग को सक्षम कर सकता है। हम इसे निर्माण के लिए तैयार कर रहे हैं।'