IBM के प्रीप्रिंट में spacetime PEC ने केवल PEC की तुलना में अनुमानित सैंपलिंग ओवरहेड को अधिकतम 63 गुना घटाया, लेकिन यह फॉल्ट टॉलरेंट त्रुटि सुधार का प्रमाण नहीं है। IBM के मॉड्यूलर क्रायोजेनिक सेल वायरिंग और चिप टू चिप कनेक्शन की भौतिक बाधा कम करने के लिए बनाए गए हैं; कंपनी 2027 तक 1,000 प्रोग्रामेबल क्यूबिट और 202...
प्रकाशितकर्ताGPT-5.6 Terra से संपादितGPT Image 2 से चित्र बनाए गए
शोध उत्तर

Create a landscape editorial hero image for this Studio Global article: How are IBM and Intel advancing toward commercially viable quantum computing by addressing error correction, hardware architecture, cooling,. Article summary: IBM is pursuing a combined near-term error-mitigation strategy and a scalable superconducting-system architecture; Intel is pursuing silicon-spin qubits and cryogenic control while framing quantum as a specialized accele. Topic tags: general, news, general web, user generated, academic. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks
व्यावसायिक क्वांटम कंप्यूटिंग केवल अधिक फिजिकल क्यूबिट जोड़ देने से नहीं बनेगी। मशीन को त्रुटियों पर काबू पाना होगा, बेहद कम तापमान पर चलने वाले हार्डवेयर में वायरिंग और नियंत्रण को बड़े पैमाने तक ले जाना होगा, और अंततः किसी ग्राहक के लिए क्लासिकल कंप्यूटिंग से साफ आर्थिक लाभ दिखाना होगा।
IBM और Intel इस चुनौती के अलग-अलग हिस्सों पर काम कर रहे हैं। IBM निकट अवधि में त्रुटि-शमन को मॉड्यूलर सुपरकंडक्टिंग आर्किटेक्चर से जोड़ रहा है। Intel सिलिकॉन-स्पिन क्यूबिट विकसित कर रहा है और क्वांटम मशीन को CPU तथा GPU के साथ चलने वाले हाइब्रिड एक्सेलरेटर के रूप में देखता है।
IBM की spacetime probabilistic error cancellation—संक्षेप में spacetime PEC—हर त्रुटि को पूरी तरह सुधारने का दावा नहीं करती। यह दो तरीकों को साथ इस्तेमाल करती है।
पहले, स्पेसटाइम-कोड आधारित त्रुटि-पहचान परत सहायक क्यूबिट और सर्किट के क्यूबिटों व समय-चरणों में फैले जांच-तंत्र का उपयोग करती है। जिन रन में ये जांच विफल हों, उन्हें चिह्नित कर पोस्ट-सेलेक्शन के जरिए हटा दिया जाता है। इसके बाद IBM probabilistic error cancellation (PEC) लागू करता है, ताकि पहचान से बची त्रुटियों का अनुमान लगाकर उनका असर घटाया जा सके। PEC में सर्किट के बदले हुए संस्करणों के नमूने लिए जाते हैं और उनके परिणामों को भारित सांख्यिकीय अनुमान के साथ जोड़ा जाता है।
यह अंतर महत्वपूर्ण है: यह त्रुटि-शमन है, पूर्ण फॉल्ट-टॉलरेंट क्वांटम त्रुटि-सुधार नहीं। इससे शोरयुक्त प्रोसेसर से निकला अनुमान बेहतर हो सकता है, लेकिन मौजूदा फिजिकल क्यूबिट अनिश्चित समय तक भरोसेमंद चलने वाले लॉजिकल क्यूबिट नहीं बन जाते।
शोधकर्ताओं ने इस संयुक्त विधि को IBM के सुपरकंडक्टिंग ibm_aachen प्रोसेसर पर transverse-field Ising-model सिमुलेशन में आजमाया। प्रीप्रिंट के अनुसार, प्रोटोकॉल ने छह Trotter चरणों तक औसत मैग्नेटाइजेशन को सांख्यिकीय अनिश्चितता की सीमा में पुनर्प्राप्त किया और पोस्ट-सेलेक्शन के बिना PEC की तुलना में अनुमानित सैंपलिंग ओवरहेड को अधिकतम 63 गुना घटाया।
यह आंकड़ा अहम है, पर इसका दायरा सीमित है। यह इस प्रयोग में अनुमानित सैंपलिंग लागत की तुलना है—कुल रनटाइम में 63 गुना सुधार या हर तरह के काम के लिए क्वांटम गति-वृद्धि नहीं। पोस्ट-सेलेक्शन में कुछ मापनों को खारिज करना ही पड़ता है, और PEC के लिए शोर का मॉडल पर्याप्त सटीक होना जरूरी है। यह परिणाम arXiv पर प्रीप्रिंट है, न कि व्यापक फॉल्ट-टॉलरेंट कंप्यूटिंग का सहकर्मी-समीक्षित प्रदर्शन।
व्यावहारिक भाषा में कहें तो IBM का रास्ता है: जिन खराबियों को पहचाना जा सकता है, उन्हें पहले हटाइए; फिर बची हुई त्रुटियों पर महंगा शमन लागू कीजिए। इससे शोरयुक्त मशीनों पर उपयोगी गणनाओं की सीमा बढ़ सकती है, लेकिन सक्रिय त्रुटि-सुधार और लॉजिकल क्यूबिट की दीर्घकालिक जरूरत खत्म नहीं होती।
सुपरकंडक्टिंग क्वांटम प्रोसेसर के लिए कूलिंग सिर्फ तापमान का मुद्दा नहीं, बल्कि पूरे सिस्टम की डिजाइन-समस्या है। हर क्यूबिट के लिए नियंत्रण और रीडआउट कनेक्शन चाहिए। जैसे-जैसे प्रोसेसर बढ़ते हैं, पारंपरिक क्रायोजेनिक ढांचे में वायरिंग की घनत्व और इंटरकनेक्ट बड़ी बाधा बन जाते हैं।
IBM ने बॉक्स आकार के दो क्रायोजेनिक सेल को एक परिचालन वातावरण में जोड़ा, जो 15 मिलिकेल्विन से नीचे पहुंचा। दोनों मॉड्यूल के बीच क्वांटम केबलिंग के लिए तापीय रूप से संरक्षित सुरंग का इस्तेमाल किया गया। हर सेल स्थापित dilution-refrigeration तकनीक का उपयोग करता है, लेकिन उसका बॉक्सनुमा स्वरूप मॉड्यूलों को अगल-बगल रखने और वायरिंग व चिप-टू-चिप कनेक्शन के लिए काफी अधिक जगह देने के लिए बनाया गया है। IBM के अनुसार, हर मॉड्यूल का वैक्यूम एनक्लोजर उसके व्यापक रूप से इस्तेमाल होने वाले क्वांटम सिस्टमों की तुलना में 12 गुना तक अधिक वायरिंग स्पेस देता है।
इसका व्यावसायिक महत्व आर्किटेक्चर में है। एक ही सीमित रेफ्रिजरेटर में लगातार बड़ा प्रोसेसर ठूंसने के बजाय IBM छोटे, संरक्षित इंटरकनेक्ट के जरिए प्रोसेसरों को जोड़ना चाहता है। इससे क्षमता बढ़ाना आसान हो सकता है और लंबी बाहरी कनेक्शन-लाइन से जुड़ी रूटिंग जटिलता घट सकती है।
IBM की अगली योजना इस मॉड्यूलर सिस्टम में Nighthawk प्रोसेसर लगाने की है। उसके रोडमैप में 2027 तक जुड़े हुए प्रोसेसरों में कम-से-कम 1,000 प्रोग्रामेबल क्यूबिट और 2029 में प्रस्तावित फॉल्ट-टॉलरेंट सिस्टम IBM Quantum Starling शामिल हैं। 17
18
ये उपलब्ध क्षमताएं नहीं, रोडमैप लक्ष्य हैं। फिर भी इनसे स्पष्ट है कि IBM त्रुटि-प्रबंधन, मॉड्यूलर हार्डवेयर, इंटरकनेक्ट, वायरिंग और क्रायोजेनिक संचालन को अलग-अलग परियोजनाएं नहीं, बल्कि एक ही स्केलिंग समस्या के हिस्से के रूप में देखता है।
Intel के CEO लिप-बू टैन ने क्वांटम प्रोसेसर को कंप्यूटिंग हार्डवेयर की तीसरी श्रेणी के तौर पर पेश किया है, जो चुनिंदा उपयोगों में CPU और GPU के साथ काम करेगी। इस मॉडल में क्लासिकल प्रोसेसर और एक्सेलरेटर ऑर्केस्ट्रेशन व सामान्य कंप्यूटिंग संभालेंगे, जबकि क्वांटम प्रोसेसर केवल उन कामों में इस्तेमाल होगा जहां क्वांटम एल्गोरिद्म वास्तव में अर्थपूर्ण लाभ दे सके। 5
यह पारंपरिक कंप्यूटिंग को बदल देने के दावे की तुलना में अधिक सीमित, और संभवतः अधिक व्यावहारिक, व्यावसायिक प्रस्ताव है। उपयोगी क्वांटम वर्कफ्लो को लगातार बेहतर हो रहे क्लासिकल HPC और AI सिस्टमों के मुकाबले अपने अतिरिक्त हार्डवेयर, सॉफ्टवेयर और संचालन-खर्च को सही ठहराना होगा।
Intel का Tunnel Falls 12-क्यूबिट सिलिकॉन-स्पिन क्वांटम प्रोसेसर है, जिसे शोध समुदाय के लिए उपलब्ध कराया गया है। इसका उद्देश्य क्यूबिट संचालन, कैरेक्टराइजेशन, निर्माण और सेमीकंडक्टर-शैली निर्माण विधियों से स्केलिंग का अध्ययन करना है। Intel इसे पूर्ण-स्टैक व्यावसायिक क्वांटम सिस्टम की दिशा में कदम कहता है, न कि अपने-आप में कोई वाणिज्यिक उत्पाद।
सिलिकॉन-स्पिन क्यूबिट की रणनीतिक आकर्षण-शक्ति इसकी निर्माण-क्षमता है। अगर तकनीक परिपक्व होती है तो यह पारंपरिक सेमीकंडक्टर उत्पादन की प्रक्रियाओं और अनुशासन से लाभ ले सकती है। लेकिन Tunnel Falls अभी शोध-स्तर की मशीन है; फॉल्ट टॉलरेंस के लिए जरूरी पैमाने पर यह संभावना अभी साबित होनी बाकी है।
Intel को नियंत्रण की समस्या भी सुलझानी है। Horse Ridge II उसका क्रायोजेनिक क्वांटम-कंट्रोल-चिप प्रयास है, जिसका मकसद क्यूबिट और उन्हें नियंत्रित व पढ़ने वाले क्लासिकल इलेक्ट्रॉनिक्स के बीच अधिक निकट एकीकरण करना है। Intel क्रायोजेनिक नियंत्रण को अपने क्वांटम सिस्टम कार्य का अहम हिस्सा मानता है; कार्यक्रम पर रिपोर्टिंग के अनुसार Horse Ridge II लगभग 4 केल्विन पर काम करता है।
नियंत्रण का कुछ हिस्सा क्रायोजेनिक वातावरण के पास ले जाने का लक्ष्य कमरे के तापमान से आने वाली भारी केबल-बंडलों पर निर्भरता घटाना है। बड़े सिस्टमों में वही केबलिंग एक रुकावट बन सकती है। Tunnel Falls और Horse Ridge II मिलकर दिखाते हैं कि Intel केवल क्यूबिट नहीं, उनके आसपास के नियंत्रण ढांचे पर भी काम कर रहा है।
उद्योग की समय-सीमाएं दशक के अंत के आसपास सिमटती दिख रही हैं। Microsoft का कहना है कि उसका Majorana 2 काम 2029 तक व्यावसायिक रूप से उपयोगी क्वांटम मशीनों के लक्ष्य का समर्थन करता है; कंपनी ने नई प्रणाली के लिए औसत क्यूबिट जीवनकाल करीब 20 सेकंड बताया है। लेकिन ये कंपनी द्वारा बताए गए पड़ाव और लक्ष्य हैं, इस बात का प्रमाण नहीं कि फॉल्ट-टॉलरेंट मशीन व्यावसायिक रूप से तैनात हो चुकी है। 2
9
Amazon के अधिकारी पीटर डीसैंटिस ने अधिक सतर्क अनुमान दिया है: पहले व्यावसायिक रूप से उपयोगी छोटे पैमाने के क्वांटम कंप्यूटर पांच से सात वर्षों में आ सकते हैं। 6 यह अनुमान शुरुआती 2030 के दशक की ओर इशारा करता है और हार्डवेयर की उपलब्धि तथा बार-बार मिलने वाले व्यावसायिक मूल्य के अंतर को रेखांकित करता है।
Intel का त्रुटि-सुधार, उपयोगी अनुप्रयोगों और ‘इसका भुगतान कौन करेगा’ पर जोर सबसे बड़े व्यावसायिक अंतर को सामने लाता है। अधिक क्यूबिट, बेहतर क्रायोजेनिक्स और कम शमन-ओवरहेड जरूरी प्रगति हैं, लेकिन इनमें से कोई अकेला मांग साबित नहीं करता। निर्णायक परीक्षा यह होगी कि क्या CPU-GPU-क्वांटम का हाइब्रिड वर्कफ्लो किसी ग्राहक की समस्या पर ऐसा सत्यापित आर्थिक लाभ दे सकता है, जिसे क्लासिकल सिस्टम उतनी प्रभावी तरह हल नहीं कर सकते।
फिलहाल IBM की spacetime PEC और मॉड्यूलर क्रायोजेनिक्स, तथा Intel का सिलिकॉन-स्पिन व नियंत्रण-हार्डवेयर कार्य महत्वपूर्ण इंजीनियरिंग कदम हैं। इन्हें व्यापक रूप से व्यवहार्य क्वांटम कंप्यूटिंग के आ जाने के प्रमाण के बजाय, उसे संभव बनाने की कोशिशों के रूप में देखना चाहिए।
Studio Global AI
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
IBM के प्रीप्रिंट में spacetime PEC ने केवल PEC की तुलना में अनुमानित सैंपलिंग ओवरहेड को अधिकतम 63 गुना घटाया, लेकिन यह फॉल्ट टॉलरेंट त्रुटि सुधार का प्रमाण नहीं है।
IBM के प्रीप्रिंट में spacetime PEC ने केवल PEC की तुलना में अनुमानित सैंपलिंग ओवरहेड को अधिकतम 63 गुना घटाया, लेकिन यह फॉल्ट टॉलरेंट त्रुटि सुधार का प्रमाण नहीं है। IBM के मॉड्यूलर क्रायोजेनिक सेल वायरिंग और चिप टू चिप कनेक्शन की भौतिक बाधा कम करने के लिए बनाए गए हैं; कंपनी 2027 तक 1,000 प्रोग्रामेबल क्यूबिट और 2029 में Starling का लक्ष्य रखती है।
Intel क्वांटम प्रोसेसर को CPU और GPU के विकल्प के बजाय उनके साथ काम करने वाला विशेष एक्सेलरेटर मानता है। असली सवाल अब भी यही है कि ग्राहक किसी वास्तविक काम के लिए इसका भुगतान क्यों करेंगे।
IBM के प्रीप्रिंट में spacetime PEC ने केवल PEC की तुलना में अनुमानित सैंपलिंग ओवरहेड को अधिकतम 63 गुना घटाया, लेकिन यह फॉल्ट टॉलरेंट त्रुटि सुधार का प्रमाण नहीं है। IBM के मॉड्यूलर क्रायोजेनिक सेल वायरिंग और चिप टू चिप कनेक्शन की भौतिक बाधा कम करने के लिए बनाए गए हैं; कंपनी 2027 तक 1,000 प्रोग्रामेबल क्यूबिट और 202...
प्रकाशितकर्ताGPT-5.6 Terra से संपादितGPT Image 2 से चित्र बनाए गए
शोध उत्तर

Create a landscape editorial hero image for this Studio Global article: How are IBM and Intel advancing toward commercially viable quantum computing by addressing error correction, hardware architecture, cooling,. Article summary: IBM is pursuing a combined near-term error-mitigation strategy and a scalable superconducting-system architecture; Intel is pursuing silicon-spin qubits and cryogenic control while framing quantum as a specialized accele. Topic tags: general, news, general web, user generated, academic. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks
व्यावसायिक क्वांटम कंप्यूटिंग केवल अधिक फिजिकल क्यूबिट जोड़ देने से नहीं बनेगी। मशीन को त्रुटियों पर काबू पाना होगा, बेहद कम तापमान पर चलने वाले हार्डवेयर में वायरिंग और नियंत्रण को बड़े पैमाने तक ले जाना होगा, और अंततः किसी ग्राहक के लिए क्लासिकल कंप्यूटिंग से साफ आर्थिक लाभ दिखाना होगा।
IBM और Intel इस चुनौती के अलग-अलग हिस्सों पर काम कर रहे हैं। IBM निकट अवधि में त्रुटि-शमन को मॉड्यूलर सुपरकंडक्टिंग आर्किटेक्चर से जोड़ रहा है। Intel सिलिकॉन-स्पिन क्यूबिट विकसित कर रहा है और क्वांटम मशीन को CPU तथा GPU के साथ चलने वाले हाइब्रिड एक्सेलरेटर के रूप में देखता है।
IBM की spacetime probabilistic error cancellation—संक्षेप में spacetime PEC—हर त्रुटि को पूरी तरह सुधारने का दावा नहीं करती। यह दो तरीकों को साथ इस्तेमाल करती है।
पहले, स्पेसटाइम-कोड आधारित त्रुटि-पहचान परत सहायक क्यूबिट और सर्किट के क्यूबिटों व समय-चरणों में फैले जांच-तंत्र का उपयोग करती है। जिन रन में ये जांच विफल हों, उन्हें चिह्नित कर पोस्ट-सेलेक्शन के जरिए हटा दिया जाता है। इसके बाद IBM probabilistic error cancellation (PEC) लागू करता है, ताकि पहचान से बची त्रुटियों का अनुमान लगाकर उनका असर घटाया जा सके। PEC में सर्किट के बदले हुए संस्करणों के नमूने लिए जाते हैं और उनके परिणामों को भारित सांख्यिकीय अनुमान के साथ जोड़ा जाता है।
यह अंतर महत्वपूर्ण है: यह त्रुटि-शमन है, पूर्ण फॉल्ट-टॉलरेंट क्वांटम त्रुटि-सुधार नहीं। इससे शोरयुक्त प्रोसेसर से निकला अनुमान बेहतर हो सकता है, लेकिन मौजूदा फिजिकल क्यूबिट अनिश्चित समय तक भरोसेमंद चलने वाले लॉजिकल क्यूबिट नहीं बन जाते।
शोधकर्ताओं ने इस संयुक्त विधि को IBM के सुपरकंडक्टिंग ibm_aachen प्रोसेसर पर transverse-field Ising-model सिमुलेशन में आजमाया। प्रीप्रिंट के अनुसार, प्रोटोकॉल ने छह Trotter चरणों तक औसत मैग्नेटाइजेशन को सांख्यिकीय अनिश्चितता की सीमा में पुनर्प्राप्त किया और पोस्ट-सेलेक्शन के बिना PEC की तुलना में अनुमानित सैंपलिंग ओवरहेड को अधिकतम 63 गुना घटाया।
यह आंकड़ा अहम है, पर इसका दायरा सीमित है। यह इस प्रयोग में अनुमानित सैंपलिंग लागत की तुलना है—कुल रनटाइम में 63 गुना सुधार या हर तरह के काम के लिए क्वांटम गति-वृद्धि नहीं। पोस्ट-सेलेक्शन में कुछ मापनों को खारिज करना ही पड़ता है, और PEC के लिए शोर का मॉडल पर्याप्त सटीक होना जरूरी है। यह परिणाम arXiv पर प्रीप्रिंट है, न कि व्यापक फॉल्ट-टॉलरेंट कंप्यूटिंग का सहकर्मी-समीक्षित प्रदर्शन।
व्यावहारिक भाषा में कहें तो IBM का रास्ता है: जिन खराबियों को पहचाना जा सकता है, उन्हें पहले हटाइए; फिर बची हुई त्रुटियों पर महंगा शमन लागू कीजिए। इससे शोरयुक्त मशीनों पर उपयोगी गणनाओं की सीमा बढ़ सकती है, लेकिन सक्रिय त्रुटि-सुधार और लॉजिकल क्यूबिट की दीर्घकालिक जरूरत खत्म नहीं होती।
सुपरकंडक्टिंग क्वांटम प्रोसेसर के लिए कूलिंग सिर्फ तापमान का मुद्दा नहीं, बल्कि पूरे सिस्टम की डिजाइन-समस्या है। हर क्यूबिट के लिए नियंत्रण और रीडआउट कनेक्शन चाहिए। जैसे-जैसे प्रोसेसर बढ़ते हैं, पारंपरिक क्रायोजेनिक ढांचे में वायरिंग की घनत्व और इंटरकनेक्ट बड़ी बाधा बन जाते हैं।
IBM ने बॉक्स आकार के दो क्रायोजेनिक सेल को एक परिचालन वातावरण में जोड़ा, जो 15 मिलिकेल्विन से नीचे पहुंचा। दोनों मॉड्यूल के बीच क्वांटम केबलिंग के लिए तापीय रूप से संरक्षित सुरंग का इस्तेमाल किया गया। हर सेल स्थापित dilution-refrigeration तकनीक का उपयोग करता है, लेकिन उसका बॉक्सनुमा स्वरूप मॉड्यूलों को अगल-बगल रखने और वायरिंग व चिप-टू-चिप कनेक्शन के लिए काफी अधिक जगह देने के लिए बनाया गया है। IBM के अनुसार, हर मॉड्यूल का वैक्यूम एनक्लोजर उसके व्यापक रूप से इस्तेमाल होने वाले क्वांटम सिस्टमों की तुलना में 12 गुना तक अधिक वायरिंग स्पेस देता है।
इसका व्यावसायिक महत्व आर्किटेक्चर में है। एक ही सीमित रेफ्रिजरेटर में लगातार बड़ा प्रोसेसर ठूंसने के बजाय IBM छोटे, संरक्षित इंटरकनेक्ट के जरिए प्रोसेसरों को जोड़ना चाहता है। इससे क्षमता बढ़ाना आसान हो सकता है और लंबी बाहरी कनेक्शन-लाइन से जुड़ी रूटिंग जटिलता घट सकती है।
IBM की अगली योजना इस मॉड्यूलर सिस्टम में Nighthawk प्रोसेसर लगाने की है। उसके रोडमैप में 2027 तक जुड़े हुए प्रोसेसरों में कम-से-कम 1,000 प्रोग्रामेबल क्यूबिट और 2029 में प्रस्तावित फॉल्ट-टॉलरेंट सिस्टम IBM Quantum Starling शामिल हैं। 17
18
ये उपलब्ध क्षमताएं नहीं, रोडमैप लक्ष्य हैं। फिर भी इनसे स्पष्ट है कि IBM त्रुटि-प्रबंधन, मॉड्यूलर हार्डवेयर, इंटरकनेक्ट, वायरिंग और क्रायोजेनिक संचालन को अलग-अलग परियोजनाएं नहीं, बल्कि एक ही स्केलिंग समस्या के हिस्से के रूप में देखता है।
Intel के CEO लिप-बू टैन ने क्वांटम प्रोसेसर को कंप्यूटिंग हार्डवेयर की तीसरी श्रेणी के तौर पर पेश किया है, जो चुनिंदा उपयोगों में CPU और GPU के साथ काम करेगी। इस मॉडल में क्लासिकल प्रोसेसर और एक्सेलरेटर ऑर्केस्ट्रेशन व सामान्य कंप्यूटिंग संभालेंगे, जबकि क्वांटम प्रोसेसर केवल उन कामों में इस्तेमाल होगा जहां क्वांटम एल्गोरिद्म वास्तव में अर्थपूर्ण लाभ दे सके। 5
यह पारंपरिक कंप्यूटिंग को बदल देने के दावे की तुलना में अधिक सीमित, और संभवतः अधिक व्यावहारिक, व्यावसायिक प्रस्ताव है। उपयोगी क्वांटम वर्कफ्लो को लगातार बेहतर हो रहे क्लासिकल HPC और AI सिस्टमों के मुकाबले अपने अतिरिक्त हार्डवेयर, सॉफ्टवेयर और संचालन-खर्च को सही ठहराना होगा।
Intel का Tunnel Falls 12-क्यूबिट सिलिकॉन-स्पिन क्वांटम प्रोसेसर है, जिसे शोध समुदाय के लिए उपलब्ध कराया गया है। इसका उद्देश्य क्यूबिट संचालन, कैरेक्टराइजेशन, निर्माण और सेमीकंडक्टर-शैली निर्माण विधियों से स्केलिंग का अध्ययन करना है। Intel इसे पूर्ण-स्टैक व्यावसायिक क्वांटम सिस्टम की दिशा में कदम कहता है, न कि अपने-आप में कोई वाणिज्यिक उत्पाद।
सिलिकॉन-स्पिन क्यूबिट की रणनीतिक आकर्षण-शक्ति इसकी निर्माण-क्षमता है। अगर तकनीक परिपक्व होती है तो यह पारंपरिक सेमीकंडक्टर उत्पादन की प्रक्रियाओं और अनुशासन से लाभ ले सकती है। लेकिन Tunnel Falls अभी शोध-स्तर की मशीन है; फॉल्ट टॉलरेंस के लिए जरूरी पैमाने पर यह संभावना अभी साबित होनी बाकी है।
Intel को नियंत्रण की समस्या भी सुलझानी है। Horse Ridge II उसका क्रायोजेनिक क्वांटम-कंट्रोल-चिप प्रयास है, जिसका मकसद क्यूबिट और उन्हें नियंत्रित व पढ़ने वाले क्लासिकल इलेक्ट्रॉनिक्स के बीच अधिक निकट एकीकरण करना है। Intel क्रायोजेनिक नियंत्रण को अपने क्वांटम सिस्टम कार्य का अहम हिस्सा मानता है; कार्यक्रम पर रिपोर्टिंग के अनुसार Horse Ridge II लगभग 4 केल्विन पर काम करता है।
नियंत्रण का कुछ हिस्सा क्रायोजेनिक वातावरण के पास ले जाने का लक्ष्य कमरे के तापमान से आने वाली भारी केबल-बंडलों पर निर्भरता घटाना है। बड़े सिस्टमों में वही केबलिंग एक रुकावट बन सकती है। Tunnel Falls और Horse Ridge II मिलकर दिखाते हैं कि Intel केवल क्यूबिट नहीं, उनके आसपास के नियंत्रण ढांचे पर भी काम कर रहा है।
उद्योग की समय-सीमाएं दशक के अंत के आसपास सिमटती दिख रही हैं। Microsoft का कहना है कि उसका Majorana 2 काम 2029 तक व्यावसायिक रूप से उपयोगी क्वांटम मशीनों के लक्ष्य का समर्थन करता है; कंपनी ने नई प्रणाली के लिए औसत क्यूबिट जीवनकाल करीब 20 सेकंड बताया है। लेकिन ये कंपनी द्वारा बताए गए पड़ाव और लक्ष्य हैं, इस बात का प्रमाण नहीं कि फॉल्ट-टॉलरेंट मशीन व्यावसायिक रूप से तैनात हो चुकी है। 2
9
Amazon के अधिकारी पीटर डीसैंटिस ने अधिक सतर्क अनुमान दिया है: पहले व्यावसायिक रूप से उपयोगी छोटे पैमाने के क्वांटम कंप्यूटर पांच से सात वर्षों में आ सकते हैं। 6 यह अनुमान शुरुआती 2030 के दशक की ओर इशारा करता है और हार्डवेयर की उपलब्धि तथा बार-बार मिलने वाले व्यावसायिक मूल्य के अंतर को रेखांकित करता है।
Intel का त्रुटि-सुधार, उपयोगी अनुप्रयोगों और ‘इसका भुगतान कौन करेगा’ पर जोर सबसे बड़े व्यावसायिक अंतर को सामने लाता है। अधिक क्यूबिट, बेहतर क्रायोजेनिक्स और कम शमन-ओवरहेड जरूरी प्रगति हैं, लेकिन इनमें से कोई अकेला मांग साबित नहीं करता। निर्णायक परीक्षा यह होगी कि क्या CPU-GPU-क्वांटम का हाइब्रिड वर्कफ्लो किसी ग्राहक की समस्या पर ऐसा सत्यापित आर्थिक लाभ दे सकता है, जिसे क्लासिकल सिस्टम उतनी प्रभावी तरह हल नहीं कर सकते।
फिलहाल IBM की spacetime PEC और मॉड्यूलर क्रायोजेनिक्स, तथा Intel का सिलिकॉन-स्पिन व नियंत्रण-हार्डवेयर कार्य महत्वपूर्ण इंजीनियरिंग कदम हैं। इन्हें व्यापक रूप से व्यवहार्य क्वांटम कंप्यूटिंग के आ जाने के प्रमाण के बजाय, उसे संभव बनाने की कोशिशों के रूप में देखना चाहिए।
Studio Global AI
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
IBM के प्रीप्रिंट में spacetime PEC ने केवल PEC की तुलना में अनुमानित सैंपलिंग ओवरहेड को अधिकतम 63 गुना घटाया, लेकिन यह फॉल्ट टॉलरेंट त्रुटि सुधार का प्रमाण नहीं है।
IBM के प्रीप्रिंट में spacetime PEC ने केवल PEC की तुलना में अनुमानित सैंपलिंग ओवरहेड को अधिकतम 63 गुना घटाया, लेकिन यह फॉल्ट टॉलरेंट त्रुटि सुधार का प्रमाण नहीं है। IBM के मॉड्यूलर क्रायोजेनिक सेल वायरिंग और चिप टू चिप कनेक्शन की भौतिक बाधा कम करने के लिए बनाए गए हैं; कंपनी 2027 तक 1,000 प्रोग्रामेबल क्यूबिट और 2029 में Starling का लक्ष्य रखती है।
Intel क्वांटम प्रोसेसर को CPU और GPU के विकल्प के बजाय उनके साथ काम करने वाला विशेष एक्सेलरेटर मानता है। असली सवाल अब भी यही है कि ग्राहक किसी वास्तविक काम के लिए इसका भुगतान क्यों करेंगे।