Huawei Kirin 2026 का LogicFolding: 3D स्टैकिंग से दक्षता बढ़ाने का दावा

Huawei का LogicFolding नया लिथोग्राफी नोड हासिल करने का दावा नहीं है। यह चिप के भौतिक लेआउट और 3D इंटीग्रेशन से अधिक प्रदर्शन तथा ऊर्जा-दक्षता निकालने की कोशिश है। प्रस्तावित Kirin 2026 में कंपनी सर्किटरी को दो सक्रिय सिलिकॉन परतों में बांटती है और उन्हें आमने-सामने सघन हाइब्रिड बॉन्डिंग से जोड़ती है। उद्देश्य है: जो ब्लॉक लगातार एक-दूसरे से बात करते हैं, उन्हें पास लाना, ताकि सिग्नल को कम दूरी तय करनी पड़े। 23

ध्यान रहे कि बताए गए लाभ Huawei के अपने मापदंडों और Kirin 9030 Pro के साथ तुलना पर आधारित कंपनी के दावे हैं। इन्हें नए, समकक्ष लिथोग्राफी नोड की उपलब्धि या हर ऐप में समान लाभ के प्रमाण के रूप में नहीं पढ़ना चाहिए। 23

LogicFolding में नया क्या है?

सामान्य 2D या प्लानर चिप में अधिकतर लॉजिक एक ही सिलिकॉन सतह पर फैला होता है। डिजाइन बड़ा होने पर डेटा और क्लॉक सिग्नल को लंबी धातु वायरिंग पार करनी पड़ सकती है। LogicFolding में डिजिटल, एनालॉग और मेमरी सर्किट को सक्रिय सिलिकॉन की ऊर्ध्वाधर परतों में बांटा जाता है। हाइब्रिड बॉन्ड इन परतों के बीच बहुत बड़ी संख्या में सीधे ऊर्ध्वाधर कनेक्शन बनाते हैं। 23

Huawei के Tau Scaling दस्तावेज़ों पर आधारित रिपोर्टों के अनुसार, Kirin 2026 में करीब 1.5 माइक्रोमीटर का हाइब्रिड-बॉन्ड पिच और लगभग 5 करोड़ ऊर्ध्वाधर इंटरकनेक्ट हैं। कंपनी की मापन-पद्धति में ट्रांजिस्टर घनत्व 155 MTr/mm² से 238 MTr/mm² तक पहुंचता है—यानी करीब 53.5% से 55% बढ़त—जबकि तुलना वाले Kirin 9030 Pro जैसा ही प्रोसेस नोड इस्तेमाल किया गया है। 35

इसीलिए इसे प्रभावी ट्रांजिस्टर घनत्व कहना अधिक सही है। लाभ ट्रांजिस्टरों को भौतिक रूप से छोटा करने से नहीं, बल्कि सर्किट को कहां रखा जाता है और वे कैसे जुड़ते हैं, इसके पुनर्गठन से आता है।

छोटी वायरिंग से समय और बिजली क्यों बच सकती है?

लंबी धातु वायरिंग में प्रतिरोध और धारिता होती है। सिग्नल को ऐसी वायर से गुजरने में समय लगता है और हर स्विचिंग पर वायर की धारिता को चार्ज-डिस्चार्ज करने में ऊर्जा खर्च होती है।

करीबी संबंध वाली लॉजिक को आमने-सामने की परतों में रखने से Huawei कुछ लंबी क्षैतिज लाइनों को छोटे ऊर्ध्वाधर जंप से बदलना चाहती है। सिद्धांततः इससे:

• समय के लिए अहम पथों पर देरी घट सकती है;
• क्लॉक सिग्नल बांटने वाली वायरिंग छोटी हो सकती है;
• सिग्नल रिपीटर और क्लॉक बफर कम लग सकते हैं;
• इंटरकनेक्ट की धारिता घट सकती है; और
• समान प्रदर्शन के लिए कम वोल्टेज या अधिक टाइमिंग मार्जिन मिल सकता है।

यही Huawei की Tau (τ) Scaling अवधारणा का आधार है। कंपनी का तर्क है कि सेमीकंडक्टर प्रगति को सिर्फ ट्रांजिस्टर के आकार से नहीं, सर्किट और सिस्टम में सिग्नल के चलने में लगने वाले समय से भी मापना चाहिए। LogicFolding को वह सिग्नल-प्रसार की देरी कम करने, घनत्व बढ़ाने और ऊर्जा-दक्षता सुधारने का तरीका बताती है।

Huawei की नजर डेटा को इधर-उधर ले जाने की लागत पर क्यों है?

Huawei यह नहीं कह रही कि ट्रांजिस्टर स्विचिंग में ऊर्जा नहीं लगती। उसका तर्क यह है कि आधुनिक बड़े प्रोसेसरों में डेटा को इधर-उधर ले जाना और क्लॉक सिग्नल पहुंचाना डायनेमिक पावर का बड़ा हिस्सा ले सकता है। लंबी धातु लाइन पर सिग्नल चलाना और उसे चलाने के लिए बीच-बीच में बफर लगाना, दोनों ही अतिरिक्त स्विचिंग कराते हैं।

इसलिए भौतिक निकटता अहम है। डेटा बनाने वाला ब्लॉक और उसे इस्तेमाल करने वाला ब्लॉक पास हों तो चिप को सिग्नल ढोने में कम समय और ऊर्जा लग सकती है। इस अर्थ में LogicFolding सिर्फ पैकेजिंग नहीं, बल्कि डेटा-लोकैलिटी की रणनीति भी है। 2

Kirin 2026 के लिए Huawei के दावे

Kirin 9030 Pro के मुकाबले Huawei का दावा समान प्रदर्शन की स्थिति का है: नई संरचना में कुल बिजली खपत 41% कम हो सकती है, जबकि मापा गया ट्रांजिस्टर घनत्व करीब 55% बढ़ता है। कंपनी ने बताई गई ऑपरेटिंग स्थितियों में पावर डेंसिटी 5.6% कम होने की बात भी कही है। 47

रिपोर्टों में समानांतर सबसिस्टमों के लिए अधिक बचत का भी उल्लेख है: पिछले प्लानर डिजाइन की तुलना में NPU की बिजली खपत 66% कम, GPU की 58% कम और CPU के परफॉर्मेंस कोर की 41% कम होने का दावा किया गया है। 1

इस पैटर्न के पीछे तकनीकी तर्क है। NPU और GPU में अक्सर बहुत से नियमित और आपस में लगातार संवाद करने वाले यूनिट होते हैं। उन्हें तथा उनके पास की लोकल स्टोरेज को अलग-अलग परतों पर नजदीक रखा जा सकता है। CPU को भी छोटी वायरिंग का लाभ मिल सकता है, लेकिन उसकी निर्भरता संरचना अधिक बाधित करती है।

सीरियल CPU काम को बढ़त देना कठिन क्यों है?

CPU पर चलने वाले कई निर्देश क्रमिक होते हैं: एक निर्देश को अगले निर्देश से पहले पिछले का परिणाम चाहिए होता है। ऐसी निर्भरता-श्रृंखला काम को चिप के अलग-अलग भौतिक हिस्सों में मनमाने ढंग से बांटने की गुंजाइश कम करती है।

3D प्लेसमेंट वायरिंग और क्लॉक लागत के कुछ हिस्से घटा सकता है, लेकिन यह निर्भर परिणाम की प्रतीक्षा की मूल समस्या को खत्म नहीं कर सकता। यही एक वजह है कि Huawei के आंकड़ों में CPU की कथित बिजली बचत NPU और GPU की तुलना में कम दिखती है। 1

मुश्किल हिस्से: गर्मी, यील्ड और लागत

सक्रिय लॉजिक की परतें स्टैक करने से इंजीनियरिंग जटिल हो जाती है। घनी सक्रिय परतों से गर्मी बाहर निकालना कठिन होता है। बिजली की सप्लाई, परीक्षण, मरम्मत और डिबगिंग भी अधिक पेचीदा बनते हैं। वेफर का सटीक संरेखण और बॉन्ड में दोष उत्पादन-यील्ड को प्रभावित कर सकते हैं; बहु-परत डिजाइन प्रक्रिया और पैकेजिंग की लागत भी बढ़ा सकता है।

यही कारण है कि 3D इंटीग्रेशन का असली मूल्य केवल प्रभावशाली लेआउट से नहीं, बल्कि भरोसेमंद और बड़े पैमाने के उत्पादन से तय होगा। Reuters ने इस व्यापक रणनीति को प्रतिबंधों के बीच संभावित रास्ता बताया था, लेकिन इसे वास्तविक तकनीकी सफलता कहना अभी जल्दबाजी होगी।

Kirin 2027 के लिए अगला लक्ष्य

Huawei की अगली रोडमैप छलांग और आक्रामक है: Kirin 2027 के लिए 1 माइक्रोमीटर हाइब्रिड-बॉन्ड पिच और 10 करोड़ से अधिक ऊर्ध्वाधर इंटरकनेक्ट का लक्ष्य बताया गया है। कंपनी ने समान प्रदर्शन पर 47% बिजली खपत घटाने का लक्ष्य और लंबी अवधि में 720 नैनोमीटर टॉप-मेटल पिच का भी उल्लेख किया है, जिसमें 10 करोड़ से अधिक ऊर्ध्वाधर लिंक बनाए रखने की योजना है। ये लक्ष्य हैं, स्वतंत्र रूप से सत्यापित बाजार में बिक रहे उत्पादों के नतीजे नहीं। 15

और महीन बॉन्ड पिच से चिप के बड़े हिस्से में ऊर्ध्वाधर कनेक्शन का उपयोग संभव हो सकता है। मगर इससे संरेखण, दोष नियंत्रण, डिजाइन टूल, ताप प्रबंधन और परीक्षण की मांग भी बढ़ेगी।

अमेरिकी निर्यात प्रतिबंधों के संदर्भ में इसका अर्थ

LogicFolding इसलिए रणनीतिक रूप से आकर्षक है क्योंकि यह केवल सबसे नए लिथोग्राफी उपकरणों पर निर्भर हुए बिना सुधार खोजती है। लेकिन यह विनिर्माण की पाबंदियां खत्म नहीं करती। चीन में उन्नत-नोड उत्पादन से जुड़ी चिप्स, उपकरणों और संबंधित तकनीकों पर अमेरिकी निर्यात नियंत्रण अभी भी लागू हैं।

इसलिए Huawei के 3D तरीके को एक पूरक स्केलिंग मार्ग के रूप में देखना चाहिए। यह किसी उपलब्ध प्रोसेस तकनीक से ज्यादा क्षमता निकाल सकता है, मगर इसके लिए भी उन्नत बॉन्डिंग, मेट्रोलॉजी, डिजाइन ऑटोमेशन और उत्पादन निष्पादन की जरूरत होगी।

निष्कर्ष

Huawei का Kirin 2026 प्रस्ताव चिप स्केलिंग का फोकस सिग्नल की यात्रा छोटी करने पर रखता है। हाइब्रिड बॉन्ड से जोड़ी गई दो सक्रिय परतें प्लेसमेंट घनत्व बढ़ा सकती हैं और लंबी इंटरकनेक्ट वायरिंग से होने वाली देरी तथा ऊर्जा खपत घटा सकती हैं—खासकर NPU और GPU जैसे समानांतर, डेटा-आवागमन वाले ब्लॉकों में।

करीब 55% अधिक प्रभावी ट्रांजिस्टर घनत्व और समान प्रदर्शन पर 41% कम बिजली खपत के आंकड़े फिलहाल Huawei के दावे हैं। असली परीक्षा यह होगी कि मोबाइल प्रोसेसर में यह संरचना बड़े पैमाने पर दक्षता, तापमान, यील्ड और लागत के लक्ष्यों को पूरा कर पाती है या नहीं। 237