Huawei की Tau Scaling रणनीति क्या है और यह अमेरिकी चिप प्रतिबंधों को कैसे चुनौती दे सकती है?

Huawei Technologies चिप उद्योग की उस पारंपरिक दौड़ का वैकल्पिक रास्ता तलाश रही है जिसमें हर नई पीढ़ी में ट्रांजिस्टर को और छोटा करके अधिक प्रदर्शन हासिल करने की कोशिश की जाती है। कंपनी का तर्क है कि जब ट्रांजिस्टर का आकार भौतिक और परमाणु-स्तर की सीमाओं के करीब पहुंच रहा हो, और अमेरिकी प्रतिबंधों के कारण ASML की सबसे उन्नत EUV लिथोग्राफी मशीनों तक पहुंच सीमित हो, तब प्रदर्शन सुधारने का एक और रास्ता हो सकता है—सिस्टम के भीतर सूचना को तेज़ी से पहुंचाना।

Huawei का यह दृष्टिकोण अभी सिद्ध तकनीकी बदलाव नहीं, बल्कि कंपनी का प्रस्ताव और रणनीतिक दिशा है। इसकी वास्तविक क्षमता आने वाले उत्पादों और स्वतंत्र परीक्षणों से ही स्पष्ट होगी।

Tau Scaling Law: आकार से समय की ओर बदलाव

Huawei की Tau Scaling Law में ग्रीक अक्षर τ उस समय-अंतराल या देरी को दर्शाता है, जिसमें सिग्नल और डेटा किसी सर्किट या कंप्यूटिंग सिस्टम में आगे बढ़ते हैं। पारंपरिक ज्यामितीय स्केलिंग का सवाल होता है—ट्रांजिस्टर को कितना छोटा बनाया जा सकता है? Tau Scaling का सवाल है—सिग्नल को एक हिस्से से दूसरे हिस्से तक पहुंचने में कितना कम समय लगे?

इसका मतलब यह नहीं है कि ट्रांजिस्टर का आकार, निर्माण प्रक्रिया या लिथोग्राफी अब महत्वहीन हो गए हैं। Huawei अनुकूलन का केंद्र बदलना चाहती है: इंटरकनेक्ट की देरी, डेटा मूवमेंट, मेमोरी एक्सेस, सर्किट की गहराई और पूरे सिस्टम के समन्वय को बेहतर बनाकर प्रदर्शन हासिल करना। इससे उन्नत लिथोग्राफी पर निर्भरता कुछ हद तक कम हो सकती है, लेकिन यह EUV मशीनों का सीधा विकल्प या सेमीकंडक्टर भौतिकी से बाहर निकलने का रास्ता नहीं है।

LogicFolding और सितंबर की Kirin चिप

इस विचार को लागू करने के लिए Huawei ने LogicFolding नाम की डिजाइन तकनीक पेश की है। उपलब्ध रिपोर्टों के अनुसार, कंपनी सितंबर में आने वाली एक Kirin स्मार्टफोन चिप में इसका इस्तेमाल करने की तैयारी कर रही है। LogicFolding का उद्देश्य लॉजिक, एनालॉग और मेमोरी सर्किट को अधिक ऊर्ध्वाधर और सघन तरीके से व्यवस्थित कर सिग्नल के रास्ते छोटे करना है।

यह चिप महत्वपूर्ण इसलिए होगी क्योंकि इससे पता चलेगा कि Tau Scaling प्रयोगशाला या प्रस्तुति से आगे वास्तविक उपभोक्ता उत्पाद में कितना काम करती है। हालांकि, किसी भी निष्कर्ष से पहले उद्योग शोधकर्ताओं को कई पहलुओं की जांच करनी होगी:

• चिप किस वास्तविक निर्माण प्रक्रिया पर बनी है और उसका उत्पादन-उपज यानी yield कितना है;
• CPU, GPU और NPU का प्रदर्शन, बिजली की खपत और तापमान प्रबंधन कैसा है;
• पैकेजिंग, मेमोरी व्यवस्था और इंटरकनेक्ट डिजाइन किस तरह काम करते हैं;
• लंबे समय तक इस्तेमाल में इसका प्रदर्शन कैसा रहता है, न कि केवल शुरुआती बेंचमार्क में;
• समान श्रेणी के अग्रणी मोबाइल प्रोसेसरों की तुलना में इसकी गति, दक्षता और विश्वसनीयता कितनी है।

अगर परिणाम अच्छे आते हैं, तो यह दिखेगा कि बेहतर आर्किटेक्चर और सिस्टम इंटीग्रेशन कमजोर अग्रणी-निर्माण क्षमता के बावजूद अंतर कुछ कम कर सकते हैं। लेकिन इससे यह साबित नहीं होगा कि Huawei ने EUV लिथोग्राफी को बदल दिया है या ट्रांजिस्टर-स्केलिंग की अर्थव्यवस्था समाप्त हो गई है।

Jensen Huang का “पांच परतों वाला केक” बनाम Liao Heng का “18-मंज़िला पैगोडा”

Nvidia के CEO Jensen Huang ने AI उद्योग को समझाने के लिए “पांच परतों वाले केक” का रूपक दिया है। इसमें नीचे से ऊपर तक ऊर्जा, चिप्स, कंप्यूटिंग इंफ्रास्ट्रक्चर, क्लाउड/AI मॉडल और ऐप्लिकेशन शामिल हैं। यह एक उच्च-स्तरीय औद्योगिक मानचित्र है, जिसका उद्देश्य दिखाना है कि AI में आर्थिक मूल्य किस तरह ऊर्जा और हार्डवेयर से होते हुए ऐप्लिकेशन तक पहुंचता है।

Huawei के सेमीकंडक्टर वैज्ञानिक Liao Heng का 18-मंज़िला पैगोडा इसी पूरी श्रृंखला को अधिक बारीकी से खोलता है। इसमें सिद्धांत, ऊर्जा, खनन और कच्चे माल से लेकर सिलिकॉन, ट्रांजिस्टर डिजाइन, वेफर निर्माण, लिथोग्राफी और उपकरण, उन्नत पैकेजिंग, चिप आर्किटेक्चर, कंपाइलर और रनटाइम, क्वांटाइजेशन, AI प्रशिक्षण, फाउंडेशन मॉडल, एजेंट, उत्पाद और व्यावसायिक ऐप्लिकेशन तक की परतें शामिल हैं।

दोनों मॉडल मूल रूप से परस्पर निर्भर AI व्यवस्था को समझाने की कोशिश करते हैं, लेकिन उनका दृष्टिकोण अलग है। Huang का मॉडल उद्योग और मूल्य-श्रृंखला का संक्षिप्त, ऊपर से नीचे देखने वाला ढांचा है। Liao का पैगोडा इंजीनियरिंग, उत्पादन और आपूर्ति-श्रृंखला की उन बारीक निर्भरताओं को सामने लाता है जो “चिप”, “इंफ्रास्ट्रक्चर” या “मॉडल” जैसे बड़े शब्दों के भीतर छिपी रहती हैं।

“सबसे छोटी परत” प्रदर्शन की सीमा क्यों तय करती है?

Liao का तर्क है कि पूरे सिस्टम की क्षमता उसकी सबसे कमजोर या “सबसे छोटी” परत से सीमित हो सकती है। एक अत्यंत शक्तिशाली AI मॉडल भी अपर्याप्त बिजली, कम मेमोरी बैंडविड्थ, खराब पैकेजिंग, कम निर्माण-उपज, कमजोर कंपाइलर, धीमे इंटरकनेक्ट या सीमित तैनाती क्षमता की भरपाई नहीं कर सकता।

इसे एंड-टू-एंड सिस्टम इंजीनियरिंग के रूप में समझा जा सकता है। अगर किसी क्लस्टर में प्रोसेसर बहुत तेज़ हैं, लेकिन वे डेटा के लिए लगातार इंतज़ार कर रहे हैं, तो वास्तविक थ्रूपुट कम रहेगा। इसी तरह, अच्छे चिप हार्डवेयर का लाभ तब घट सकता है जब सॉफ्टवेयर स्टैक उस हार्डवेयर की क्षमता का प्रभावी उपयोग न कर पाए। लागत, ऊर्जा-दक्षता और विश्वसनीयता भी केवल एक्सेलेरेटर की गति पर निर्भर नहीं करतीं।

इसलिए 18-मंज़िला पैगोडा का संदेश है कि किसी एक तेज़ चिप को पर्याप्त मानने के बजाय पूरी श्रृंखला के बीच इंटरफेस, मानक और समन्वय मजबूत किए जाएं।

कम शक्तिशाली चिपों के बड़े क्लस्टर से अंतर भरने की कोशिश

Huawei की व्यापक रणनीति का एक हिस्सा यह हो सकता है कि कई घरेलू, व्यक्तिगत रूप से कम शक्तिशाली एक्सेलेरेटर को एक समन्वित क्लस्टर में जोड़ा जाए। इसके लिए केवल चिप बनाना पर्याप्त नहीं होगा। चिप आर्किटेक्चर, मेमोरी, नेटवर्किंग, कंपाइलर, रनटाइम, मॉडल क्वांटाइजेशन और वितरित-प्रशिक्षण सॉफ्टवेयर को साथ मिलकर डिजाइन करना होगा।

सफल होने पर ऐसा क्लस्टर उन कार्यभारों में उपयोगी सिस्टम-स्तरीय प्रदर्शन दे सकता है जिन्हें कई हिस्सों में बांटना आसान हो। यदि संचार-देरी और निष्क्रिय समय घटा दिए जाएं, तो कम शक्तिशाली चिपों की बड़ी संख्या मिलकर व्यावहारिक AI क्षमता प्रदान कर सकती है।

लेकिन इसके साथ कीमत भी है। अधिक चिपों का अर्थ अधिक बिजली, अधिक नेटवर्किंग, जटिल सॉफ्टवेयर, बेहतर कूलिंग और कठिन संचालन हो सकता है। जिन कार्यों को समानांतर रूप से बांटना मुश्किल है, उनमें यह तरीका उतना प्रभावी नहीं होगा। उपलब्ध रिपोर्टें Huawei की दिशा का समर्थन करती हैं, लेकिन Nvidia के अग्रणी सिस्टमों के साथ वास्तविक समानता की स्वतंत्र पुष्टि अभी पर्याप्त नहीं है।

चीन के घरेलू AI चिप इकोसिस्टम से संबंध

यह रणनीति चीन में बन रहे एकीकृत घरेलू टेक्नोलॉजी स्टैक से जुड़ी है। इसमें चिप डिजाइन और निर्माण, मेमोरी, पैकेजिंग, AI फ्रेमवर्क और सिस्टम इंटीग्रेशन को एक साथ विकसित करने पर जोर है। इसका कारण यह है कि आपूर्ति-श्रृंखला की किसी एक परत पर लगाया गया आयात प्रतिबंध पूरे सिस्टम की क्षमता को सीमित कर सकता है।

Reuters द्वारा रिपोर्ट किए गए IDC आंकड़ों के अनुसार, 2025 में चीन के AI-एक्सेलेरेटर सर्वर बाज़ार में घरेलू GPU और AI-चिप कंपनियों की संयुक्त हिस्सेदारी लगभग 41% थी। Nvidia करीब 55% हिस्सेदारी के साथ अब भी सबसे आगे रही, लेकिन घरेलू कंपनियों—जिनमें Huawei प्रमुख थी—ने बाजार में उल्लेखनीय जगह बनाई। अमेरिकी निर्यात नियंत्रण और स्थानीयकरण का दबाव इस बदलाव के प्रमुख कारणों में शामिल हैं।

निष्कर्ष: भौतिकी से बचना नहीं, प्रतिस्पर्धा का मैदान बदलना

Huawei सेमीकंडक्टर भौतिकी को समाप्त नहीं कर रही है और न ही यह साबित हो चुका है कि Tau Scaling Law Moore’s Law का पूर्ण विकल्प है। कंपनी का प्रयास प्रतिस्पर्धा का केंद्र बदलने का है—ट्रांजिस्टर के आकार से आगे बढ़कर आर्किटेक्चर, पैकेजिंग, सॉफ्टवेयर, इंटरकनेक्ट और क्लस्टर-स्तरीय समन्वय पर ध्यान देना।

सितंबर की LogicFolding-आधारित Kirin चिप इस दावे की पहली बड़ी वास्तविक परीक्षा होगी। अगर वह सीमित निर्माण तकनीक के बावजूद बेहतर प्रदर्शन, ऊर्जा-दक्षता और स्थिरता दिखाती है, तो Huawei का सिस्टम-स्तरीय रास्ता महत्वपूर्ण साबित हो सकता है। फिर भी अंतिम फैसला स्वतंत्र परीक्षणों, उत्पादन-उपज और बड़े पैमाने पर तैनाती के परिणामों पर निर्भर करेगा।