TSMC का CoWoS संकट AI चिप सप्लाई चेन का नक्शा बदल रहा है

AI चिप सप्लाई चेन की सबसे बड़ी अड़चन अब केवल वेफर फैब्रिकेशन नहीं रह गई है। चिप बनने के बाद उसे HBM मेमोरी के साथ जोड़कर उपयोगी AI एक्सेलेरेटर में बदलने वाली उन्नत पैकेजिंग क्षमता भी उतनी ही महत्वपूर्ण हो गई है।

TSMC की CoWoS क्षमता 2027 तक पूरी तरह बुक होने की खबरों के बीच, उद्योग रिपोर्टों में कहा गया है कि कुछ साझा बड़े ग्राहकों के बैकएंड पैकेजिंग काम Intel के मलेशिया परिचालनों तक पहुंच रहे हैं। इससे पारंपरिक प्रतिस्पर्धी सीमाएं धुंधली होती दिख रही हैं: TSMC फ्रंटएंड वेफर उत्पादन जारी रख सकता है, जबकि Intel कुछ चुने हुए बैकएंड चरण संभाल सकता है। हालांकि, यह व्यवस्था अभी सार्वजनिक रूप से TSMC या Intel द्वारा पुष्ट नहीं की गई है।

असली अड़चन वेफर नहीं, पैकेजिंग क्यों है?

आधुनिक AI एक्सेलेरेटर में अत्याधुनिक लॉजिक डाइ और हाई-बैंडविड्थ मेमोरी यानी HBM को बेहद घने कनेक्शन वाले एक पैकेज में जोड़ा जाता है। CoWoS—जिसका पूरा नाम chip-on-wafer-on-substrate है—ऐसी पैकेजिंग के लिए इस्तेमाल होने वाली प्रमुख तकनीकों में से एक है। सामान्य पैकेजिंग इन डिजाइनों के लिए जरूरी इंटरकनेक्ट घनत्व नहीं दे सकती।

यही वजह है कि पैकेजिंग उत्पादन का निर्णायक ‘गेट’ बन गई है। लॉजिक डाइ तैयार होने के बाद भी अगर HBM या उन्नत पैकेजिंग स्लॉट उपलब्ध न हो, तो वह डाइ इस्तेमाल करने योग्य AI चिप नहीं बन सकती। Epoch AI के एक विश्लेषण के अनुसार, 2025 में NVIDIA, Google, AMD और Amazon ने मूल्य के आधार पर वैश्विक CoWoS पैकेजिंग और HBM आपूर्ति का 90% से अधिक इस्तेमाल किया, जबकि वे उन्नत लॉजिक डाइ उत्पादन का लगभग 12% ही प्रतिनिधित्व करते थे। यह अंतर दिखाता है कि केवल लॉजिक डाइ की क्षमता को देखकर तैयार AI चिपों की आपूर्ति का अनुमान लगाना भ्रामक हो सकता है।

CoWoS के लिए लगभग 52–78 सप्ताह के लीड टाइम और 2027 तक आगे बढ़ चुकी बुकिंग इस समस्या को कई वर्षों तक चलने वाली अड़चन बनाती है। इसका व्यावहारिक असर यह है कि जिन ग्राहकों ने समय रहते क्षमता आरक्षित कर ली है, उन्हें छोटे या देर से आने वाले ग्राहकों पर बढ़त मिलती है—भले ही उनके कंप्यूट डाइ पहले से तैयार क्यों न हों।

TSMC क्षमता बढ़ा रहा है, लेकिन मांग उससे भी तेज है

उद्योग अनुमानों के मुताबिक, 2024 के अंत में TSMC की CoWoS क्षमता लगभग 35,000 वेफर स्टार्ट प्रति माह थी। इसे 2026 के अंत तक करीब 120,000–130,000 प्रति माह तक ले जाने का लक्ष्य बताया गया है। यह कई गुना विस्तार है, फिर भी AI चिपों की मांग नई क्षमता को तेजी से सोख रही है। इसलिए बाजार में कमी बनी हुई है।

इन अनुमानों को पढ़ते समय सावधानी जरूरी है। कुछ आंकड़े केवल TSMC की CoWoS क्षमता मापते हैं, जबकि कुछ CoWoS-जैसी क्षमता या आउटसोर्स की गई पैकेजिंग को भी शामिल करते हैं। Morgan Stanley ने 2027 में वैश्विक CoWoS मांग 2.694 मिलियन वेफर और 2026 में 1.394 मिलियन वेफर रहने का अनुमान लगाया है। उसी पूर्वानुमान में 2027 के अंत तक TSMC की मासिक क्षमता 200,000 वेफर तक पहुंचने की बात कही गई है। ये पूर्वानुमान हैं, पुष्ट उत्पादन आंकड़े नहीं; फिर भी वे बताते हैं कि मांग के साथ कदम मिलाने के लिए निवेश का पैमाना कितना बड़ा है।

TSMC लंबी अवधि के लिए वैकल्पिक रास्ते भी तलाश रहा है। रिपोर्टों के अनुसार, कंपनी 310×310 मिलीमीटर पैनलों पर CoPoS पैनल-पैकेजिंग पायलट चला रही है और इसका बड़े पैमाने पर उत्पादन 2028 के अंत या 2029 में लक्षित है। इसलिए CoPoS मौजूदा कमी का तत्काल समाधान नहीं, बल्कि भविष्य में क्षमता बढ़ाने का संभावित माध्यम है।

Intel Malaysia अचानक इतना महत्वपूर्ण क्यों हो गया?

उद्योग सूत्रों के हवाले से आई रिपोर्टों में कहा गया है कि TSMC की CoWoS क्षमता भर जाने के कारण साझा बड़े ग्राहकों के कुछ बैकएंड उन्नत-पैकेजिंग ऑर्डर Intel के मलेशिया परिचालनों की ओर जा रहे हैं। अगर यह सही है, तो यह सेमीकंडक्टर उद्योग की पारंपरिक व्यवस्था से अलग कदम होगा, जहां प्रतिद्वंद्वी कंपनियां आम तौर पर एक-दूसरे की पैकेजिंग प्रक्रिया में शामिल नहीं होतीं।

मलेशिया को लेकर एक अन्य आंकड़ा इस दावे को अप्रत्यक्ष समर्थन देता है। उद्योग कवरेज में लगभग 1.3 अरब डॉलर मूल्य की HBM खेपों के मलेशिया पहुंचने का उल्लेख है। यह इस संभावना के अनुरूप है कि HBM को मलेशिया स्थित किसी पैकेजिंग केंद्र तक भेजा जा रहा है। लेकिन व्यापार आंकड़ों में ग्राहक, उत्पाद, प्रक्रिया या अनुबंध की शर्तों की जानकारी नहीं है। इसलिए यह आंकड़ा अपने आप में TSMC से Intel को किसी खास ऑर्डर के हस्तांतरण का प्रमाण नहीं है।

सबसे सावधान निष्कर्ष यही है कि उन्नत पैकेजिंग के वैश्विक प्रवाह में मलेशिया की भूमिका बढ़ रही है और TSMC की पूरी तरह आवंटित क्षमता के बाहर विकल्प खोज रहे ग्राहकों से Intel को कुछ काम मिल सकता है।

EMIB-T दूसरा रास्ता है, तत्काल राहत नहीं

Intel की EMIB तकनीक पूरे पैकेज पर फैले एक बड़े सिलिकॉन इंटरपोजर के बजाय पैकेज सब्सट्रेट में लगाए गए छोटे, स्थानीयकृत सिलिकॉन ब्रिज का इस्तेमाल करती है। इससे इस्तेमाल होने वाले सिलिकॉन का क्षेत्र घट सकता है और बड़े मल्टी-डाइ डिजाइनों में लागत बेहतर हो सकती है।

उद्योग रिपोर्टों में EMIB-T पैकेज यील्ड करीब 90% और कुल पैकेजिंग कीमत TSMC के CoWoS विकल्प से लगभग 40–50% कम बताई गई है। ये आंकड़े व्यावसायिक संभावना का संकेत देते हैं, लेकिन स्वतंत्र रूप से प्रकाशित, समान परिस्थितियों वाली यील्ड या कीमत तुलना नहीं हैं।

सबसे बड़ी चुनौती सब्सट्रेट है। ABF सब्सट्रेट निर्माता Unimicron ने EMIB-T को अभी पूरी तरह परिपक्व नहीं बताया है। रिपोर्टों के अनुसार, Unimicron, Ibiden और Shinko Electric शुरुआती बड़े पैमाने के उत्पादन में 2027 के अंत तक लगभग 50% सब्सट्रेट यील्ड का लक्ष्य रख रहे हैं।

इसका अर्थ है कि करीब 90% पैकेज-स्तरीय यील्ड अकेले पर्याप्त नहीं होगी। EMIB-T को बड़े और जटिल ABF सब्सट्रेट की स्थिर आपूर्ति, स्वीकार्य यील्ड, ग्राहक क्वालिफिकेशन और विश्वसनीय उत्पादन प्रवाह भी चाहिए।

Intel ने EMIB-T को 2027 में ग्राहकों के वॉल्यूम रैंप के लिए हाई-वॉल्यूम प्रोडक्शन की ओर बढ़ता हुआ बताया है। इसलिए यह आपूर्ति में विविधता लाने का विश्वसनीय विकल्प बन सकता है, लेकिन मुख्यतः मध्यम अवधि में। यह तुरंत पूरे उद्योग की CoWoS कमी दूर करने वाला समाधान नहीं दिखता।

CoWoS बनाम EMIB-T: उपलब्ध सार्वजनिक जानकारी

पहलू	TSMC CoWoS	Intel EMIB-T
उत्पादन स्थिति	परिपक्व और बड़े पैमाने पर तैनात, लेकिन 2027 तक क्षमता आवंटित बताई जा रही है	ग्राहकों के लिए 2027 में वॉल्यूम रैंप का लक्ष्य
इंटरकनेक्ट संरचना	CoWoS परिवार में सिलिकॉन इंटरपोजर और RDL-plus-local-bridge जैसे तरीके शामिल हैं	सब्सट्रेट में लगे स्थानीय सिलिकॉन ब्रिज
रिपोर्टेड लागत	बड़े सिलिकॉन इंटरपोजर वाली पैकेजिंग तुलना का आधार	CoWoS से लगभग 40–50% कम कीमत की रिपोर्ट
रिपोर्टेड यील्ड	उत्पाद के अनुसार आंकड़े बदलते हैं और यहां सीधी तुलना उपलब्ध नहीं	करीब 90% पैकेज यील्ड की रिपोर्ट, लेकिन सब्सट्रेट यील्ड बड़ी चिंता है
मुख्य सीमा	क्षमता और लंबा लीड टाइम	सब्सट्रेट की परिपक्वता, यील्ड, क्वालिफिकेशन और ग्राहक रैंप

पैकेज आकार की तुलना में भी सावधानी जरूरी है। उपयोगी अधिकतम आकार CoWoS की पीढ़ी, रेटिकल और इंटरपोजर डिजाइन, ब्रिज की स्थिति, सब्सट्रेट, HBM की संख्या, तापीय सीमाओं और बिजली की जरूरतों पर निर्भर करता है। अलग-अलग रोडमैप में दिए गए अधिकतम आयाम या रेटिकल संख्या को सीधे ‘कौन बड़ा है’ वाली तुलना नहीं माना जा सकता।

निकट अवधि का अंतर ज्यादा स्पष्ट है: CoWoS आज उपलब्ध है, लेकिन सीमित और आवंटित है; EMIB-T 2027 से एक क्वालिफाइड वैकल्पिक मार्ग जोड़ने की कोशिश है।

Unimicron और ASE की रणनीतिक भूमिका

यह संकट केवल TSMC और Intel की कहानी नहीं है। Unimicron, Intel और दो जापानी आपूर्तिकर्ताओं के साथ EMIB-T सब्सट्रेट पर काम कर रहा है। साथ ही, वह AI GPU, कस्टम AI सिलिकॉन और हाई-परफॉर्मेंस कंप्यूटिंग के लिए ABF सब्सट्रेट क्षमता बढ़ा रहा है। चुनौती केवल नई क्षमता लगाने की नहीं, बल्कि असामान्य रूप से बड़े और जटिल सब्सट्रेट की यील्ड सुधारने की है।

ASE एक आउटसोर्स्ड सेमीकंडक्टर असेंबली एंड टेस्ट यानी OSAT कंपनी है। वह असेंबली और टेस्टिंग का काम संभाल सकती है और अतिरिक्त मांग का कुछ हिस्सा अपने पास ले सकती है। इससे ASE को फायदा मिल सकता है, लेकिन वह TSMC की एकीकृत CoWoS प्रक्रिया का अपने आप सीधा विकल्प नहीं बन जाती। काम स्थानांतरित करने के लिए ग्राहक क्वालिफिकेशन, इंटरपोजर या RDL की उपलब्धता, HBM एकीकरण और टेस्ट आवश्यकताएं पूरी करनी होंगी।

इसीलिए उद्योग की प्रतिक्रिया अधिक वितरित होती जा रही है। कंपनियां केवल एक पैकेजिंग लाइन पर निर्भर रहने के बजाय फाउंड्री, OSAT, सब्सट्रेट निर्माता, मेमोरी आपूर्तिकर्ता और मटेरियल विक्रेताओं के बीच क्षमता तलाश रही हैं।

AI इन्फ्रास्ट्रक्चर पर असर

तत्काल असर AI एक्सेलेरेटर की डिलीवरी के धीमे और कम अनुमानित होने के रूप में दिखता है। HBM या उन्नत पैकेजिंग में से किसी एक की कमी पूरी प्रणाली की डिलीवरी रोक सकती है, भले ही लॉजिक डाइ उपलब्ध हों। इससे बड़े ग्राहकों को फायदा मिलता है, क्योंकि उनके पास पहले से क्षमता आरक्षित करने के लिए अधिक खरीद शक्ति और लंबी योजना अवधि होती है।

डेटा सेंटर संचालकों के लिए इसका मतलब प्रशिक्षण क्लस्टर स्थापित करने में देरी और लंबी अवधि के सप्लाई समझौतों का बढ़ता महत्व है। चिप डिजाइनरों के लिए पैकेज आर्किटेक्चर चुनना भी महंगा और जटिल हो गया है। CoWoS से हटना केवल कोई खाली असेंबली लाइन खोज लेने जितना आसान नहीं है। डिजाइन को अलग इंटरकनेक्ट संरचना, सब्सट्रेट, HBM कॉन्फिगरेशन, थर्मल समाधान और टेस्ट फ्लो के अनुसार दोबारा क्वालिफाई करना पड़ सकता है।

कमी का दबाव HBM, ABF सब्सट्रेट, असेंबली और टेस्ट, पैकेजिंग सामग्री तथा संबंधित घटकों तक भी पहुंच रहा है। हालांकि, उपलब्ध प्रमाण किसी खास गैर-AI उद्योग में मापी गई व्यापक कमी या कीमतों में निश्चित उछाल स्थापित नहीं करते। अभी सबसे मजबूत निष्कर्ष सेमीकंडक्टर बैकएंड और मेमोरी इकोसिस्टम के भीतर क्षमता के AI की ओर खिंचने का है, न कि पूरी अर्थव्यवस्था में मापी गई बाधा का।

निष्कर्ष

TSMC की CoWoS बाधा AI हार्डवेयर के प्रतिस्पर्धी नक्शे को बदल रही है। इससे कुछ बैकएंड काम Intel Malaysia की ओर जाने की संभावना बढ़ी है, ASE और सब्सट्रेट आपूर्तिकर्ताओं का रणनीतिक महत्व बढ़ा है और Intel का EMIB-T एक संभावित दूसरे पैकेजिंग मार्ग के रूप में ज्यादा प्रासंगिक हुआ है।

फिर भी उपलब्ध प्रमाण किसी ‘Intel ने TSMC की जगह ले ली’ वाली कहानी का समर्थन नहीं करते। CoWoS अब भी बड़े GPU और ASIC-plus-HBM डिजाइनों के लिए परिपक्व, क्वालिफाइड उत्पादन माध्यम है। EMIB-T की रिपोर्टेड लागत और पैकेज-यील्ड लाभ आकर्षक हैं, लेकिन ABF सब्सट्रेट यील्ड, ग्राहक क्वालिफिकेशन और 2027 की वॉल्यूम टाइमलाइन अब भी महत्वपूर्ण बाधाएं हैं।

AI चिप सप्लाई चेन इसलिए विविध हो रही है क्योंकि उसे ऐसा करना जरूरी है—न कि इसलिए कि TSMC का पूरी तरह तैयार, बड़े पैमाने पर चलने वाला विकल्प पहले से मौजूद है।