हुआवेई की ASML की EUV मशीनों के बिना 1.4nm-क्लास चिप्स बनाने की अंदरूनी योजना

रणनीति ASML की एक्सट्रीम अल्ट्रावायलेट (EUV) लिथोग्राफी मशीनों पर उद्योग की निर्भरता से मुक्त होने पर केंद्रित है, जिन्हें चीन को खरीदने से रोक दिया गया है। ट्रांजिस्टर को छोटा करने की पारंपरिक मूर के नियम की दौड़ में शामिल होने के बजाय, जो अब EUV उपकरणों की पहुंच से बाधित है, हुआवेई का नया ढाँचा खेल को बदलने का प्रयास करता है। 25 मई, 2026 को शंघाई में IEEE इंटरनेशनल सिम्पोजियम ऑन सर्किट्स एंड सिस्टम्स में सेमीकंडक्टर प्रमुख हे टिंगबो द्वारा की गई इस घोषणा में 2031 तक पुराने डीप अल्ट्रावायलेट (DUV) लिथोग्राफी उपकरणों का उपयोग करते हुए भी 1.4-नैनोमीटर प्रोसेस नोड के बराबर ट्रांजिस्टर घनत्व हासिल करने का रोडमैप पेश किया गया ।

टाऊ स्केलिंग लॉ क्या है?

टाऊ (τ) स्केलिंग लॉ मूर के नियम का हुआवेई का प्रस्तावित विकल्प है। यह प्रगति को इस बात से नहीं मापता कि ट्रांजिस्टर को कितना छोटा बनाया जा सकता है, बल्कि सिग्नल प्रसार विलंब—डेटा को एक चिप और पूरे सिस्टम में यात्रा करने में लगने वाला समय—से मापता है । लक्ष्य इस समय स्थिरांक, टाऊ, को चार स्तरों पर एक साथ संपीड़ित करना है: डिवाइस स्तर (प्रतिरोध और परजीवी धारिता को कम करना), सर्किट स्तर, चिप स्तर, और पूर्ण सिस्टम स्तर ।

यह अनुकूलन लक्ष्यों में एक व्यापक बदलाव है। जहाँ उद्योग ऐतिहासिक रूप से छोटे ज्यामितियों का पीछा करता रहा है, वहीं हुआवेई अब तेज़ सिग्नल का पीछा कर रही है। कंपनी की आधिकारिक घोषणा इस नियम को "सेमीकंडक्टर और इलेक्ट्रॉनिक सिस्टम दोनों के विकास के लिए एक नया मार्गदर्शक सिद्धांत" बताती है ।

लॉजिकफोल्डिंग आर्किटेक्चर क्या है?

लॉजिकफोल्डिंग टाऊ स्केलिंग लॉ का भौतिक कार्यान्वयन है। यह एक ऊर्ध्वाधर 3D लॉजिक स्टैकिंग तकनीक है जो लॉजिक सर्किटों को कई परतों में मोड़ती है, जिससे क्रिटिकल-पाथ वायरिंग छोटी हो जाती है और सिग्नल को धीमा करने वाले प्रतिरोधी और धारिता भार को कम किया जाता है । हुआवेई का दावा है कि यह दृष्टिकोण पारंपरिक समतल डिज़ाइनों की तुलना में ट्रांजिस्टर घनत्व में 55% की वृद्धि और प्रदर्शन-कोर ऊर्जा दक्षता में 41% का सुधार प्रदान कर सकता है ।

हुआवेई द्वारा प्रकाशित रोडमैप में 2026 में बाजार में आने वाली दो-परत वाली चिप की परिकल्पना की गई है, संभवतः मेट 90 सीरीज़ के लिए एक नए किरिन प्रोसेसर में, और 2031 तक एक तीन-परत वाली चिप जो उस ट्रांजिस्टर घनत्व तक पहुँचने में सक्षम होगी जो TSMC और सैमसंग 1.4nm नोड के साथ हासिल करेंगे । महत्वपूर्ण बात यह है कि यह सब EUV लिथोग्राफी के बिना करने की योजना है ।

पेंच: बड़े पैमाने पर अप्रमाणित

बोल्ड दावों के बावजूद, संदेह के कई प्रमुख कारण हैं। पहला, 55% घनत्व लाभ हुआवेई द्वारा प्रदान किया गया एक आंकड़ा है जिसे स्वतंत्र रूप से सत्यापित नहीं किया गया है । प्रयोगशाला के परिणाम बड़े पैमाने पर उत्पादन में तब्दील होते हैं या नहीं, यह एक खुला प्रश्न है। रॉयटर्स के स्वतंत्र विश्लेषण ने इस दृष्टिकोण को "अमेरिकी प्रतिबंधों के बावजूद चीन के लिए अत्याधुनिक चिप्स बनाने का एक मार्ग" बताया, जबकि सावधान किया कि "यह एक सच्ची सफलता का प्रतिनिधित्व करता है या नहीं, यह देखा जाना बाकी है" ।

दूसरा, लॉजिकफोल्डिंग को महत्वपूर्ण व्यावहारिक चुनौतियों का सामना करना पड़ता है। जब लॉजिक सर्किटों को लंबवत रूप से स्टैक किया जाता है तो ऊष्मा प्रबंधन तेजी से कठिन हो जाता है। इस आर्किटेक्चर को विश्वसनीय रूप से लागू करने के लिए आवश्यक डिज़ाइन उपकरण पारिस्थितिकी तंत्र अभी परिपक्व नहीं है, और तीन-परत लॉजिक चिप्स के लिए विनिर्माण उपज व्यावसायिक पैमाने पर अप्रमाणित है ।

एनवीडिया के CEO जेन्सेन हुआंग ने हुआवेई के काम को "एक सफलता" कहते हुए कहा कि यह "TSMC के लिए खतरा नहीं है," यह देखते हुए कि TSMC वर्षों से उन्नत 3D पैकेजिंग का उपयोग कर रहा है और असली चुनौती उत्पादन बढ़ाने में है । पहली वास्तविक परीक्षा 2026 के अंत में किरिन चिप लॉन्च के साथ होगी, जो दिखाएगी कि दावा किए गए घनत्व लाभ तब कायम रहते हैं या नहीं जब लाखों इकाइयों का निर्माण करने की आवश्यकता होती है ।

सैमसंग और SK हाइनिक्स के लिए निहितार्थ

दक्षिण कोरियाई चिप निर्माताओं के लिए निहितार्थ उनके व्यावसायिक फोकस के अनुसार अलग-अलग हैं। सैमसंग के लिए, जो अग्रणी-एज फाउंड्री बाजार में सीधे TSMC के साथ प्रतिस्पर्धा करता है, हुआवेई की रणनीति एक सशर्त खतरा पैदा करती है। यदि लॉजिकफोल्डिंग सफल होता है, तो यह उस विनिर्माण लाभ को कम कर सकता है जो सैमसंग की EUV-सुसज्जित फैब्स को वर्तमान में प्राप्त है, जिससे हुआवेई घरेलू या चीन-सुलभ फाउंड्रियों के माध्यम से प्रतिस्पर्धी AI और सर्वर-क्लास लॉजिक चिप्स का उत्पादन करने में सक्षम हो जाएगी । इससे EUV पहुंच पर प्रीमियम कम हो जाएगा और फाउंड्री व्यवसाय पर कीमत का दबाव पड़ेगा।

SK हाइनिक्स के लिए, खतरा अधिक अप्रत्यक्ष है। लॉजिकफोल्डिंग एक लॉजिक-चिप आर्किटेक्चर है; यह सीधे DRAM या हाई-बैंडविड्थ मेमोरी (HBM) उत्पादन को संबोधित नहीं करता है। SK हाइनिक्स का मुख्य मेमोरी व्यवसाय प्राथमिक लक्ष्य नहीं है। हालाँकि, यदि हुआवेई एक प्रतिस्पर्धी AI चिप पारिस्थितिकी तंत्र बनाने में सफल होती है, तो चीनी कंपनियाँ गैर-चीनी चिप आपूर्तिकर्ताओं पर कम निर्भर हो सकती हैं, जो अंततः उन्नत मेमोरी उत्पादों की मांग को कम कर सकता है जो SK हाइनिक्स उन सिस्टमों में बेचता है ।

इससे चीन की व्यापक सेमीकंडक्टर रणनीति के बारे में क्या पता चलता है

टाऊ स्केलिंग लॉ और लॉजिकफोल्डिंग एक ऐसी रणनीति को प्रकट करते हैं जो पारंपरिक प्रोसेस नोड्स पर पकड़ बनाने की कोशिश से कहीं आगे विकसित हो चुकी है। चीन अब चिप स्केलिंग का मतलब फिर से परिभाषित करने का प्रयास कर रहा है। ASML, TSMC और सैमसंग द्वारा निर्धारित शर्तों पर EUV लड़ाई लड़ने के बजाय, हुआवेई युद्ध के मैदान को ही बदलने की कोशिश कर रही है—प्रगति को नैनोमीटर में नहीं, बल्कि समय में माप रही है ।

यह आर्किटेक्चरल लीपफ्रॉगिंग एक व्यापक आत्मनिर्भरता अभियान का हिस्सा है जो डिवाइस, सर्किट, चिप और सिस्टम-स्तरीय अनुकूलन तक फैला है, न कि केवल लिथोग्राफी । यह एक संकेत भी है कि वाशिंगटन के निर्यात-नियंत्रण शासन ने, वास्तविक लागतें लगाते हुए भी, चीनी चिप प्रगति को रोका नहीं है। बल्कि, इसने वैकल्पिक रास्तों में भारी संसाधनों को प्रवाहित किया है। सार्वजनिक रूप से अमेरिकी प्रतिबंधों को लॉजिकफोल्डिंग के उत्प्रेरक के रूप में श्रेय देना यह दावा करने का प्रयास है कि दबाव उल्टा पड़ गया है ।

शंघाई में एक प्रमुख IEEE सम्मेलन में अनावरण ने एक सोचा-समझा संदेश भेजा कि हुआवेई प्रतिबंधित उपकरणों के साथ या बिना, अग्रणी-एज सेमीकंडक्टर बातचीत का हिस्सा बने रहने का इरादा रखती है । वाशिंगटन में नीति निर्माताओं और सियोल और ह्सिंचु में प्रतिस्पर्धियों के लिए, अहम सवाल अब यह नहीं है कि क्या चीन प्रतिबंधों के इर्द-गिर्द रास्ते खोजेगा, बल्कि यह है कि वे वर्कअराउंड कितनी जल्दी प्रतिस्पर्धी बन सकते हैं।