उत्तरप्रकाशित21 स्रोत
Huawei का Tau Scaling Law और LogicFolding: चिप डिज़ाइन की नई राह
Huawei का कहना है कि उसका Tau (τ) Scaling Law ‘time scaling’ और LogicFolding जैसी तकनीकों के जरिए 2031 तक 1.4‑nm प्रक्रिया के बराबर ट्रांजिस्टर घनत्व हासिल करने में मदद कर सकता है। [6][18] इस दृष्टिकोण में ट्रांजिस्टर को छोटा करने की बजाय सिग्नल के गुजरने में लगने वाले समय को घटाकर और सर्किट आर्किटेक्चर को बेहतर बना...
प्रकाशितकर्ताGPT-5.5 से संपादितGPT Image 2 से चित्र बनाए गए
शोध उत्तर
मुख्य निष्कर्ष
- Huawei का कहना है कि उसका Tau (τ) Scaling Law ‘time scaling’ और LogicFolding जैसी तकनीकों के जरिए 2031 तक 1.4‑nm प्रक्रिया के बराबर ट्रांजिस्टर घनत्व हासिल करने में मदद कर सकता है। [6][18]
- इस दृष्टिकोण में ट्रांजिस्टर को छोटा करने की बजाय सिग्नल के गुजरने में लगने वाले समय को घटाकर और सर्किट आर्किटेक्चर को बेहतर बनाकर प्रदर्शन बढ़ाने की कोशिश की जाती है। [20][21]
- यह अवधारणा अभी पूरी तरह साबित नहीं हुई है, लेकिन इसे चीन की उस रणनीति से जोड़ा जा रहा है जिसमें वह अमेरिकी निर्यात प्रतिबंधों के बीच अपनी सेमीकंडक्टर क्षमता बढ़ाना चाहता है। [2][41]
AI संकेत
openai.comCreate a landscape editorial hero image for this Studio Global article: How does Huawei’s newly announced Tau (τ) Scaling Law and LogicFolding chip architecture aim to achieve transistor density equivalent to a 1. Article summary: Huawei says its new Tau (τ) Scaling Law is a way to keep improving chip capability without relying only on ever-smaller manufacturing nodes, and it claims this could let it design chips with transistor density equivalent. Topic tags: general, general web, news, user generated. Reference image context from search candidates: Reference image 1: visual subject "## China's Huawei Technologies expects to design high-end chips by 2031 with transistor density equivalent to 1.4-nanometre processes, despite U.S. sanctions that have made it har" source context "UPDATE 1-Huawei proposes new path for chip development amid ..." Reference image 2: visual subject "## China's
Huawei ने हाल ही में सेमीकंडक्टर विकास के लिए एक नई अवधारणा पेश की है जिसे Tau (τ) Scaling Law कहा जा रहा है। इसके साथ कंपनी ने LogicFolding नाम की एक चिप आर्किटेक्चर तकनीक भी पेश की है। Huawei का दावा है कि इन विचारों के आधार पर 2031 तक ऐसे चिप डिज़ाइन किए जा सकते हैं जिनकी ट्रांजिस्टर घनत्व 1.4‑नैनोमीटर प्रक्रिया के बराबर हो सकती है—भले ही कंपनी के पास दुनिया के सबसे उन्नत निर्माण उपकरण उपलब्ध न हों।
यह दृष्टिकोण पारंपरिक सेमीकंडक्टर प्रगति से अलग है, जहाँ आम तौर पर ट्रांजिस्टर का आकार लगातार छोटा किया जाता है। Huawei इसके बजाय आर्किटेक्चर और सिस्टम‑स्तरीय सुधारों पर ज़ोर दे रहा है।
पारंपरिक स्केलिंग से आगे क्यों देख रहा है Huawei
दशकों तक चिप उद्योग के सिद्धांत पर आगे बढ़ता रहा—हर नई पीढ़ी में ट्रांजिस्टर छोटे होते गए और एक ही चिप पर उनकी संख्या बढ़ती गई। लेकिन Huawei के लिए इस रास्ते में दो बड़ी चुनौतियाँ हैं:
Studio Global AI
अपना शोध जारी रखें
इस पृष्ठ में एक स्रोत-समर्थित उत्तर शामिल है जिसे आप Studio Global के अंदर जारी रख सकते हैं।
लोग पूछते भी हैं
"Huawei का Tau Scaling Law और LogicFolding: चिप डिज़ाइन की नई राह" का संक्षिप्त उत्तर क्या है?
Huawei का कहना है कि उसका Tau (τ) Scaling Law ‘time scaling’ और LogicFolding जैसी तकनीकों के जरिए 2031 तक 1.4‑nm प्रक्रिया के बराबर ट्रांजिस्टर घनत्व हासिल करने में मदद कर सकता है। [6][18]
सबसे पहले सत्यापित करने योग्य मुख्य बिंदु क्या हैं?
Huawei का कहना है कि उसका Tau (τ) Scaling Law ‘time scaling’ और LogicFolding जैसी तकनीकों के जरिए 2031 तक 1.4‑nm प्रक्रिया के बराबर ट्रांजिस्टर घनत्व हासिल करने में मदद कर सकता है। [6][18] इस दृष्टिकोण में ट्रांजिस्टर को छोटा करने की बजाय सिग्नल के गुजरने में लगने वाले समय को घटाकर और सर्किट आर्किटेक्चर को बेहतर बनाकर प्रदर्शन बढ़ाने की कोशिश की जाती है। [20][21]
मुझे अभ्यास में आगे क्या करना चाहिए?
यह अवधारणा अभी पूरी तरह साबित नहीं हुई है, लेकिन इसे चीन की उस रणनीति से जोड़ा जा रहा है जिसमें वह अमेरिकी निर्यात प्रतिबंधों के बीच अपनी सेमीकंडक्टर क्षमता बढ़ाना चाहता है। [2][41]