Huawei का Tau Scaling Law और LogicFolding: चिप डिज़ाइन की नई राह

इसी वजह से Huawei अब डिज़ाइन‑आधारित नवाचार के जरिए मौजूदा निर्माण तकनीक से अधिक प्रदर्शन निकालने की कोशिश कर रहा है।

Tau (τ) Scaling Law क्या है?

Huawei ने 2026 में IEEE International Symposium on Circuits and Systems (ISCAS) सम्मेलन में Tau Scaling Law को पेश किया। यह सेमीकंडक्टर विकास के लिए एक नया मार्गदर्शक सिद्धांत प्रस्तावित करता है।

पारंपरिक मॉडल में सुधार का मुख्य तरीका होता है ट्रांजिस्टर को भौतिक रूप से छोटा करना, जिसे geometric scaling कहा जाता है। Tau Scaling Law इसके स्थान पर “time scaling” की अवधारणा प्रस्तुत करता है।

सरल शब्दों में:

• Geometric scaling: ट्रांजिस्टर छोटे करके अधिक संख्या में फिट करना।
• Time scaling: सिग्नल को सर्किट और सिस्टम में यात्रा करने में लगने वाला समय कम करना।

इस विचार का लक्ष्य पूरे सिस्टम की time constant (τ) को घटाना है—यानी सिग्नल के प्रसार और गणना में लगने वाली देरी को कम करना।

अगर सिग्नल जल्दी गुजरते हैं और सर्किट अधिक कुशलता से संगठित होते हैं, तो चिप का प्रदर्शन ऐसा हो सकता है जैसे उसमें अधिक ट्रांजिस्टर हों, भले ही निर्माण प्रक्रिया उतनी छोटी न हो।

कुछ तकनीकी चर्चाओं में इस अवधारणा को “Her’s Law” भी कहा गया है—जो Moore’s Law के ज्यामितीय दृष्टिकोण से हटकर समय‑आधारित अनुकूलन पर जोर देता है।

LogicFolding: इस विचार की वास्तविक तकनीक

Tau Scaling Law को लागू करने के लिए Huawei ने LogicFolding नाम की आर्किटेक्चर तकनीक विकसित की है।

इसका उद्देश्य सर्किट को इस तरह पुनर्गठित करना है कि सिग्नल को कम दूरी तय करनी पड़े और रास्ते में कम प्रतिरोध व कैपेसिटेंस मिले।

इसके संभावित लाभों में शामिल हैं:

• सिग्नल प्रसार में देरी कम करना
• सर्किट में प्रतिरोध और कैपेसिटेंस का लोड घटाना
• प्रभावी ट्रांजिस्टर घनत्व बढ़ाना
• प्रदर्शन और ऊर्जा दक्षता सुधारना

कुछ विवरणों के अनुसार LogicFolding में सर्किट को stacked या folded संरचना में व्यवस्थित किया जा सकता है ताकि सिग्नल पथ छोटे हो जाएँ और लेआउट अधिक घना बने—बिना किसी नए छोटे निर्माण नोड के।

Huawei का कहना है कि ये सुधार डिवाइस, सर्किट, चिप और पूरे सिस्टम स्तर तक समन्वित तरीके से लागू किए जा सकते हैं।

सैकड़ों चिप डिज़ाइन में पहले से उपयोग

Huawei के अनुसार Tau Scaling से जुड़ी डिज़ाइन फिलॉसफी का उपयोग कंपनी पहले ही सैकड़ों चिप डिज़ाइनों में कर चुकी है।

कंपनी की योजना है कि आने वाले Kirin प्रोसेसर में LogicFolding आर्किटेक्चर को शामिल किया जाए।

अगर ये चिप स्मार्टफोनों जैसे बड़े पैमाने पर बिकने वाले उत्पादों में सफल रहती हैं, तो यह इस आर्किटेक्चर की पहली वास्तविक परीक्षा होगी।

चीन के लिए रणनीतिक महत्व

यह घोषणा सिर्फ तकनीकी नहीं बल्कि रणनीतिक रूप से भी महत्वपूर्ण है। चीन लंबे समय से स्वदेशी सेमीकंडक्टर पारिस्थितिकी तंत्र विकसित करने की कोशिश कर रहा है।

अमेरिकी निर्यात प्रतिबंधों ने चीन की कंपनियों की अत्याधुनिक उपकरणों—विशेष रूप से EUV लिथोग्राफी सिस्टम—तक पहुँच सीमित कर दी है।

इन उपकरणों के बिना पारंपरिक तरीके से TSMC या Samsung जैसी कंपनियों तक पहुँचना कठिन है। Huawei का नया दृष्टिकोण इसी निर्भरता को कम करने की कोशिश करता है, जहाँ प्रगति का केंद्र आर्किटेक्चर और डिज़ाइन नवाचार बन जाता है।

अभी क्या साबित होना बाकी है

हालाँकि लक्ष्य महत्वाकांक्षी है, लेकिन Tau Scaling Law अभी तक एक रोडमैप ज्यादा है, साबित तकनीकी सफलता कम।

रिपोर्टों के अनुसार Huawei ने अभी तक ऐसे स्वतंत्र बेंचमार्क या तीसरे पक्ष के परीक्षण जारी नहीं किए हैं जो यह दिखाएँ कि यह दृष्टिकोण वास्तव में भविष्य की 1.4‑nm चिप्स जैसी घनत्व या प्रदर्शन दे सकता है।

इसलिए असली परीक्षा आने वाले वर्षों में तब होगी जब इस तकनीक पर आधारित चिप्स बाज़ार में आएँगे।

बड़ी तस्वीर

अगर Huawei का दृष्टिकोण आंशिक रूप से भी सफल होता है, तो यह एक व्यापक प्रवृत्ति की ओर इशारा करेगा: भविष्य में चिप प्रगति केवल छोटे ट्रांजिस्टर से नहीं बल्कि बेहतर आर्किटेक्चर, पैकेजिंग और सिस्टम डिज़ाइन से भी आएगी।

Huawei और चीन के सेमीकंडक्टर उद्योग के लिए Tau Scaling Law यही प्रयास दर्शाता है—दुनिया के सबसे उन्नत निर्माण उपकरणों तक सीमित पहुँच के बावजूद कंप्यूटिंग क्षमता को आगे बढ़ाने का।