NVLink Fusion के जरिए Nvidia के रैक-स्केल AI सिस्टम में जुड़ेगा d-Matrix Raptor

d-Matrix और Nvidia की NVLink Fusion साझेदारी का मुख्य अर्थ इंटीग्रेशन है। d-Matrix का Raptor अब केवल पारंपरिक सर्वर-एक्सपैंशन पथ से जुड़ने वाला inference कार्ड नहीं रहना है; योजना इसे Nvidia की रैक-स्केल AI अवसंरचना के एक घटक के रूप में शामिल करने की है। इसका उद्देश्य विशेष, मेमोरी-केंद्रित inference प्रोसेसर को Nvidia के सिस्टम डिजाइन, इंटरकनेक्ट और नेटवर्किंग के साथ जोड़ना है। 310

Raptor के लिए NVLink Fusion क्या बदलता है

NVLink Fusion, Nvidia का वह प्लेटफॉर्म है जो भागीदार कंपनियों के सिलिकॉन को Nvidia-आधारित AI इन्फ्रास्ट्रक्चर में शामिल करने देता है। d-Matrix के लिए इसका अर्थ है Raptor को Nvidia की NVLink scale-up नेटवर्किंग, MGX रैक आर्किटेक्चर और रैक के बाहर विस्तार के लिए Spectrum-X scale-out नेटवर्किंग से जोड़ना। Nvidia का कहना है कि इससे कस्टम सिलिकॉन को बड़े पैमाने पर तैनात करने का तेज और कम-जोखिम वाला रास्ता मिलता है, क्योंकि भागीदार को हर परत स्वतंत्र रूप से तैयार करने के बजाय पहले से सत्यापित रैक इकोसिस्टम का आधार मिलता है। 3

व्यावहारिक रूप से, Raptor को MGX रेफरेंस-डिज़ाइन रैक के हिस्से के रूप में पेश करने की योजना है। यही अंतर है एक अकेले एक्सेलेरेटर बेचने और साझा हाई-बैंडविड्थ फैब्रिक व निर्धारित इन्फ्रास्ट्रक्चर घटकों वाले रैक-स्केल सिस्टम में भाग लेने के बीच। 310

सिस्टम में कौन-कौन से Nvidia घटक होंगे

योजनाबद्ध Raptor-आधारित डिजाइन में Nvidia प्लेटफॉर्म के ये हिस्से शामिल हैं:

• Vera CPUs: रैक में होस्ट कंप्यूट के लिए
• NVLink स्विच: स्केल-अप फैब्रिक के लिए
• BlueField-4 DPUs: डेटा-प्रोसेसिंग और इन्फ्रास्ट्रक्चर कार्यों के लिए
• ConnectX-9 SuperNICs: उच्च-प्रदर्शन नेटवर्क I/O के लिए
• Spectrum-X Ethernet: रैक से बाहर स्केल-आउट नेटवर्किंग के लिए 10

d-Matrix, Astera Labs के साथ भी कस्टम कनेक्टिविटी पर काम कर रही है, जिसका लक्ष्य सिस्टम में उच्च-थ्रूपुट डेटा प्रवाह सुनिश्चित करना है। 10

इस बंटवारे का रणनीतिक महत्व है: d-Matrix inference XPU उपलब्ध कराएगी, जबकि Nvidia रेफरेंस आर्किटेक्चर, स्केल-अप कनेक्टिविटी, नेटवर्किंग घटक और व्यापक AI इन्फ्रास्ट्रक्चर इकोसिस्टम का बड़ा हिस्सा देगा। 310

कम-विलंबता inference पर फोकस क्यों

Raptor को ऐसे inference वर्कलोड के लिए रखा जा रहा है, जहां टोकन जनरेशन में लगने वाला समय महत्वपूर्ण होता है। जनरेशन के दौरान मॉडल वेट्स को बार-बार पढ़ने वाले कामों में मेमोरी-केंद्रित एक्सेलेरेटर उपयोगी हो सकता है, जबकि Nvidia का प्लेटफॉर्म रैक स्तर पर इसे चलाने के लिए संचार और तैनाती का आधार देता है।

इस सहयोग का यह अर्थ नहीं है कि Raptor हर AI कार्य में Nvidia GPU को बदल देगा। इसके बजाय, यह ऐसे विषम सिस्टमों का रास्ता खोलता है जिनमें विशेष inference सिलिकॉन, Nvidia की अवसंरचना के साथ काम कर सके। Nvidia की NVLink Fusion रणनीति का घोषित लक्ष्य भागीदार सिलिकॉन और Nvidia के रैक-स्केल सिस्टम व नेटवर्किंग को मिलाकर सेमी-कस्टम AI इन्फ्रास्ट्रक्चर बनाना है। 26

प्रस्तावित 144-XPU रैक

d-Matrix का कहना है कि वह एक ही all-to-all NVLink फैब्रिक से जुड़े अधिकतम 144 Raptor एक्सेलेरेटर वाले सिस्टम उपलब्ध कराने की अपेक्षा रखती है। कंपनी के बताए रैक-स्तरीय लक्ष्य 2.3 TB 3D-stacked DRAM और 7.2 PB/s कुल मेमोरी बैंडविड्थ हैं। दावा है कि यह 4-बिट प्रिसीजन पर चार ट्रिलियन से अधिक पैरामीटर वाले मॉडल का समर्थन कर सकता है। 24

इन आंकड़ों को भविष्य के उत्पाद लक्ष्यों के रूप में देखना चाहिए। सार्वजनिक रिपोर्टिंग में प्रति एक्सेलेरेटर मेमोरी और बैंडविड्थ के अलग-अलग विवरण भी हैं। इसलिए अंतिम प्रति-डिवाइस कॉन्फ़िगरेशन और वास्तव में इस्तेमाल की जा सकने वाली मॉडल क्षमता की पुष्टि उत्पाद के लॉन्च के नजदीक ही होगी। रनटाइम मेमोरी, मॉडल मेटाडेटा, क्वांटाइज़ेशन फॉर्मेट और सिस्टम सॉफ्टवेयर—सभी तैनात किए जा सकने वाले मॉडल आकार को प्रभावित करते हैं।

समयसीमा: 2026 में टेप-आउट, 2027 में इंटीग्रेटेड सिस्टम

Raptor को 4-नैनोमीटर कंप्यूट डाई और कस्टम DRAM के संयोजन वाले डिजाइन के रूप में बताया गया है। d-Matrix को 2026 के अंत तक टेप-आउट की उम्मीद है, जबकि शुरुआती रैक-इंटीग्रेटेड सिस्टम 2027 की चौथी तिमाही में अपेक्षित हैं। 1014

अर्थात यह अभी बाजार में उपलब्ध संयुक्त रैक उत्पाद नहीं, बल्कि कई वर्षों की उत्पाद-रोडमैप साझेदारी है। 12

तीसरे पक्ष के एक्सेलेरेटर से Nvidia को क्या फायदा

अपने रैक-स्केल प्लेटफॉर्म को भागीदार चिप्स के लिए खोलकर Nvidia उन ग्राहकों तक पहुंच बना सकती है जो विशेष सिलिकॉन चाहते हैं, लेकिन Nvidia की इन्फ्रास्ट्रक्चर स्टैक छोड़ना नहीं चाहते। भले ही inference प्रोसेसर d-Matrix का हो, प्रस्तावित सिस्टम में Nvidia का NVLink फैब्रिक, CPU, स्विच, DPU, SuperNIC, Ethernet नेटवर्किंग और MGX आर्किटेक्चर इस्तेमाल हो सकता है। 310

यह निष्कर्ष सिस्टम आर्किटेक्चर से निकलता है; यह सौदे की आय या राजस्व-विभाजन पर कंपनियों का घोषित बयान नहीं है। दोनों कंपनियों ने वित्तीय शर्तें सार्वजनिक नहीं की हैं। 1

NVLink Fusion इकोसिस्टम में d-Matrix की जगह

Nvidia ने NVLink Fusion को भागीदारों के साथ सेमी-कस्टम AI इन्फ्रास्ट्रक्चर बनाने के लिए पेश किया था। शुरुआती सार्वजनिक भागीदारों में MediaTek, Marvell, Alchip Technologies, Astera Labs, Synopsys और Cadence शामिल थे। Nvidia ने यह भी कहा था कि Fujitsu और Qualcomm के CPUs को इस प्लेटफॉर्म के जरिए Nvidia GPUs के साथ जोड़ा जा सकता है। 26

d-Matrix इस दृष्टिकोण को inference-केंद्रित XPUs तक बढ़ाता है। व्यापक महत्व किसी एक चिप से अधिक एक मॉड्यूलर रैक मॉडल में है: ग्राहक संभावित रूप से कस्टम कंप्यूट सिलिकॉन को Nvidia के इंटरकनेक्ट और नेटवर्किंग इन्फ्रास्ट्रक्चर के साथ मिला सकेंगे—उन्हें पूरी तरह Nvidia सिस्टम और पूरी तरह अलग प्लेटफॉर्म में से केवल एक चुनने की मजबूरी कम हो सकती है।

d-Matrix का संदर्भ

d-Matrix ने नवंबर 2024 में अपना Corsair inference एक्सेलेरेटर लॉन्च किया था। नवंबर 2025 में कंपनी ने कहा कि उसने 2 अरब डॉलर के मूल्यांकन पर 27.5 करोड़ डॉलर की Series C फंडिंग जुटाई, जिससे उसकी कुल फंडिंग 45 करोड़ डॉलर हो गई; Microsoft की M12 निवेशकों में शामिल थी। 2839

Raptor साझेदारी इसलिए d-Matrix की अलग inference-accelerator रणनीति से रैक-स्केल तैनाती मॉडल की ओर बढ़ने की कोशिश है। वादा की गई विलंबता, क्षमता और बैंडविड्थ के फायदे वास्तविक उत्पादन तैनाती में बदलते हैं या नहीं, यह अंतिम सिलिकॉन, सॉफ्टवेयर इंटीग्रेशन और 2027 में नियोजित सिस्टम आने पर वास्तविक बेंचमार्क से तय होगा।