Venice, AMD की Zen 6 माइक्रोआर्किटेक्चर पर बना है और एक बड़ी पीढ़ीगत छलांग है । यह चिप नए SP7 सॉकेट पर आती है और अपने साथ तकनीकी सुधारों का एक बड़ा सेट लेकर आती है।
सबसे ऊपरी स्तर पर, Venice एक सॉकेट में 256 कोर तक प्रदान करता है—जो कि ट्यूरिन के 192 कोर से काफी अधिक है । मेमोरी बैंडविड्थ 614 GB/s से बढ़कर 1.6 TB/s हो गई है, जो 2.6 गुना का सुधार है। यह नए 16-चैनल DDR5 मेमोरी कंट्रोलर और PCIe 6.0 पर जाने की वजह से संभव हुआ है, जो CPU-to-GPU बैंडविड्थ को दोगुना कर देता है
।
AMD का दावा है कि मौजूदा EPYC ट्यूरिन पीढ़ी की तुलना में कंप्यूट प्रदर्शन और दक्षता में लगभग 70% का सुधार होगा, साथ ही समान सॉकेट फुटप्रिंट में थ्रेड डेंसिटी लगभग 1.3 गुना अधिक होगी । कंपनी चिपलेट्स के बीच इंटरकनेक्ट बैंडविड्थ को बढ़ाने के लिए EFB-आधारित 2.5D पैकेजिंग भी पेश कर रही है
।
उत्पादन TSMC की ताइवान सुविधा में 20 मई, 2026 को शुरू हुआ, और AMD 2026 के अंत में TSMC के एरिज़ोना कैंपस में भी विनिर्माण बढ़ाने की योजना बना रहा है । ग्राहकों को शिपमेंट साल की दूसरी छमाही में होने की उम्मीद है, जो हीलियोस रैक की पहली तैनाती के साथ मेल खाता है
।
हीलियोस, AI और HPC के लिए सिस्टम-स्तरीय, रैक-स्केल डिज़ाइन में AMD के प्रवेश को दर्शाता है। पहले इसे "योटा-स्केल" बुनियादी ढांचे के लिए कंपनी का खाका बताया गया था। हीलियोस, Venice CPU, Instinct MI455X GPU और Pensando नेटवर्किंग को एक लिक्विड-कूल्ड, डबल-वाइड रैक में जोड़ता है जो 2.9 एक्साफ्लॉप्स तक का AI कंप्यूट प्रदान कर सकता है ।
एक अकेले हीलियोस रैक में 72 Instinct MI455X एक्सेलेरेटर, 4,600 CPU कोर और 18,000 GPU कंप्यूट यूनिट होते हैं, जो 31 TB HBM4 मेमोरी से जुड़े होते हैं । MI455X GPU, 2nm और 3nm दोनों प्रक्रिया प्रौद्योगिकियों और 3D चिपलेट पैकेजिंग का उपयोग करते हैं, जहां हर एक्सेलेरेटर लगभग 40 पेटाफ्लॉप्स का सघन FP4 इन्फ्रेंस प्रदर्शन देता है
।
मेटा (Meta) पहले बड़े डिप्लॉयमेंट पार्टनर के रूप में पहले ही प्रतिबद्ध हो चुका है, जिसमें कई GPU पीढ़ियों को कवर करने वाला 6-गीगावॉट का समझौता शामिल है और पहली गीगावॉट तैनाती 2026 की दूसरी छमाही के लिए निर्धारित है ।
हार्डवेयर घोषणाओं के पीछे, AMD ने एक और भी महत्वपूर्ण रणनीतिक तर्क दिया: एजेंटिक AI, डेटा सेंटर के अंदर CPU मांग के अर्थशास्त्र को पूरी तरह से बदल रहा है।
पारंपरिक AI वर्कलोड—सिंगल-मॉडल इन्फ्रेंस या ट्रेनिंग—आमतौर पर एक CPU का इस्तेमाल चार, पांच या आठ GPU को होस्ट करने के लिए करते हैं। उस कॉन्फ़िगरेशन में CPU का काम अपेक्षाकृत हल्का होता है। लेकिन एजेंटिक AI वर्कलोड मौलिक रूप से अलग हैं। एक ही सवाल के बजाय, एजेंटिक सिस्टम बहु-चरणीय वर्कफ़्लो निष्पादित करते हैं जिनमें योजना बनाना, उपकरणों का उपयोग, मेमोरी प्रबंधन, शेड्यूलिंग और कई मॉडलों व डेटा स्रोतों में समन्वय शामिल है। यह सारा ऑर्केस्ट्रेशन सामान्य-उद्देश्य वाले CPUs पर चलता है।
AMD की सीईओ लिसा सु ने 2026 की पहली तिमाही की आय कॉल के दौरान कहा, "इन्फ्रेंसिंग और एजेंटिक AI मौलिक रूप से कंप्यूट आवश्यकताओं को बढ़ा रहे हैं, जो बड़े पैमाने पर एक्सेलेरेटर परिनियोजन और काफी अधिक CPU कंप्यूट दोनों को बढ़ावा दे रहे हैं।"
AMD का आंतरिक विश्लेषण अब अनुमान लगाता है कि जैसे-जैसे एजेंटिक AI का विस्तार होगा, CPU-to-GPU अनुपात मौजूदा 4–5:1 की रेंज से सिकुड़कर लगभग 1:1 पर आ जाएगा । कुछ मामलों में, सु ने सुझाव दिया है कि यदि एजेंट परिनियोजन पर्याप्त सघन हो जाए तो अनुपात उलट भी सकता है, जहां प्रति नोड GPUs से अधिक CPUs हो सकते हैं
।
यह केवल AMD की थीसिस नहीं है। इंटेल ने भी इसी तरह के बयान दिए हैं, यह देखते हुए कि एजेंटिक परिदृश्यों में अनुपात 1:1 तक सिमट सकता है, और ट्रेंडफोर्स के तीसरे पक्ष के विश्लेषण ने अनुमान लगाया है कि AI एजेंट युग में प्रति गीगावॉट डेटा सेंटर क्षमता में CPU कोर की आवश्यकताओं में चार गुना वृद्धि होगी ।
इसके बाजार निहितार्थ बहुत बड़े हैं। AMD ने अपने सर्वर CPU के कुल संबोध्य बाजार (TAM) के पूर्वानुमान को 2030 तक लगभग 60 अरब डॉलर से दोगुना कर 120 अरब डॉलर कर दिया है, और अब पिछली 18% की वार्षिक वृद्धि के बजाय 35% से अधिक की वार्षिक वृद्धि का अनुमान लगा रहा है । 2026 में पहले ही सर्वर CPU की कमी उभर आई है, जो एजेंटिक AI इंफ्रास्ट्रक्चर के निर्माण और एंटरप्राइज़ रिफ्रेश साइकिल के सीमित विनिर्माण क्षमता से टकराने के कारण हुई है
।
निवेशकों ने CPU मांग की इस कहानी पर तेजी से प्रतिक्रिया दी। 2026 की पहली तिमाही की आय रिपोर्ट के बाद AMD का स्टॉक 19% उछलकर लगभग 421 डॉलर के रिकॉर्ड स्तर पर पहुंच गया, जिसमें सर्वर CPU TAM को 120 अरब डॉलर तक बढ़ाने की घोषणा शामिल थी । बाजार ने TAM संशोधन को एक स्थायी संरचनात्मक बदलाव के सबूत के रूप में लिया, न कि मांग में अस्थायी उछाल के रूप में।
व्यापक विश्लेषक समुदाय आम तौर पर इस थीसिस पर आशावादी रहा है। यह तर्क कि एजेंटिक AI, AI पूंजीगत व्यय के हर डॉलर के लिए एक बड़ा CPU अटैच रेट खींचता है, ने कई सेल-साइड फर्मों को अनुमान और मूल्य लक्ष्य बढ़ाने के लिए प्रेरित किया । विशिष्ट बार्कलेज और UBS नोट्स स्रोत साक्ष्य में उपलब्ध नहीं थे, लेकिन कुल मिलाकर बाजार की प्रतिक्रिया स्पष्ट रूप से सकारात्मक थी, जिसमें CPU-to-GPU अनुपात के संपीड़न को मुख्य उत्प्रेरक के रूप में उद्धृत किया गया था।
Computex 2026 में Supermicro की भूमिका एक मानक पार्टनर शोकेस से कहीं अधिक थी। कंपनी हीलियोस को बाजार में लाने वाले पहले भागीदारों में से एक थी और उसने अपने Computex बूथ का उपयोग एक पूरी तरह से चालू 72-GPU डबल-वाइड रैक का प्रदर्शन करने के लिए किया, जो उसके डेटा सेंटर बिल्डिंग ब्लॉक सॉल्यूशंस आर्किटेक्चर पर बनाया गया था ।
इस सिस्टम ने Instinct MI455X GPU, छठी पीढ़ी के EPYC Venice CPU और Pensando स्मार्ट NIC व DPU को संयुक्त किया, जो AMD के ओपन ROCm सॉफ्टवेयर स्टैक के तहत एकीकृत थे । इसने बड़े पैमाने पर AI ट्रेनिंग, इन्फ्रेंस, सॉवरेन AI और LLM फाइन-ट्यूनिंग वर्कलोड को लक्षित किया, जिसमें एक रैक से लेकर पूर्ण क्लस्टर परिनियोजन तक की मॉड्यूलर स्केलेबिलिटी थी
।
इस प्रदर्शन ने एक स्पष्ट संदेश दिया: हीलियोस कोई कागजी प्लेटफॉर्म नहीं है। यह एक वास्तविक, तैनात करने योग्य प्रणाली है जिसे प्रमुख OEM से समर्थन प्राप्त है, और यह इस वर्ष के अंत से शुरू होने वाले हाइपरस्केल और NeoCloud AI इंफ्रास्ट्रक्चर अनुबंधों के लिए प्रतिस्पर्धा करने की स्थिति में है।
AMD का आमतौर पर पतझड़ में होने वाला कार्यक्रम, Advancing AI, खुलासों की अगली बड़ी लहर के लिए स्वाभाविक स्थान है। Venice के पहले से ही उत्पादन में होने और 2026 की दूसरी छमाही के लिए हीलियोस परिनियोजन निर्धारित होने के साथ, सबसे प्रतीक्षित घोषणाओं में अंतिम Venice SKU विनिर्देश और मूल्य निर्धारण, MI450X और MI455X GPU पर गहन आर्किटेक्चरल विवरण, मेटा से परे हीलियोस ग्राहकों की जीत, और 2027 के लिए पुष्ट अगली पीढ़ी के EPYC 'Verano' प्रोसेसर की एक झलक शामिल है ।
विस्तारित एजेंटिक AI संदर्भ आर्किटेक्चर की भी संभावना है, जो अधिक विस्तार से दिखाएगा कि AMD कैसे उम्मीद करता है कि CPU-सर्वर रैक, GPU इंफ्रास्ट्रक्चर के साथ एकीकृत होंगे क्योंकि उद्योग सघन CPU-to-GPU अनुपात की ओर बढ़ रहा है।
Computex 2026 में AMD का संदेश स्पष्ट था: कंपनी का मानना है कि डेटा सेंटर इतनी तेजी से CPUs की खपत करने वाला है जिसे किसी भी पूर्वानुमान ने नहीं पकड़ा था। Venice और हीलियोस उस पल का सामना करने के लिए बनाए गए हैं।
Comments
0 comments