AnswersPublished34 sources
CoPoS של TSMC: המהלך לערער על הובלת סמסונג באריזות Panel-Level
TSMC השלימה את קו הניסוי לטכנולוגיית CoPoS ביוני 2026, כשהייצור ההמוני צפוי בין 2028 ל 2029, אם כי בעיות טכניות עלולות לדחותו עד סוף 2030. TSMC מכוונת ישירות לסמסונג, המובילה כיום באריזות Panel Level, עם פלטפורמה ייעודית לשבבי AI ענקיים כמו מעבדי הדור הבא של Nvidia, במקום לרכיבים ניידים.
AI Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: What is TSMC's plan to build a panel-level packaging supply chain to rival Samsung, including details on its CoPoS technology, pilot line ti. Article summary: TSMC is building a panel-level packaging (PLP) supply chain around its new **CoPoS (Chip-on-Panel-on-Substrate)** technology to break into Samsung's stronghold in panel-level packaging and relieve the severe CoWoS capaci. Topic tags: general, general web, user generated, news. Reference image context from search candidates: Reference image 1: visual subject "#### TSMC prepares to challenge Samsung’s lead in Panel-Level Packaging for AI chips. Samsung Galaxy S23 users report Green and Pink lines after One UI 8.5. Samsung Galaxy Z Fold 7" source context "TSMC prepares to challenge Samsung's lead in Panel-Level ..." Reference image 2: visual subject "### **Display
תעשיית השבבים נמצאת בעיצומה של מהפכת אריזות, ו-TSMC מבצעת הימור משמעותי על טכנולוגיית אריזות ברמת הפאנל (Panel-Level Packaging) כדי לשבור את ההובלה המוקדמת של סמסונג ולהקל על המחסור העצום בקיבולת בטכנולוגיית CoWoS הפופולרית שלה. במרכז המהלך עומדת CoPoS (Chip-on-Panel-on-Substrate), פלטפורמה חדשה שמחליפה את פרוסות הסיליקון העגולות המסורתיות בפאנלים מרובעים, במטרה לארוז יותר שבבי AI בעלות נמוכה יותר. קו הניסוי כבר פועל, אך הדרך לייצור המוני עודנה לוטה בערפל.
במה CoPoS שונה
CoPoS היא התשובה של TSMC למגבלות הגודל של אריזות ברמת הפרוסה (Wafer-Level). במקום לעבד פרוסות עגולות בקוטר 300 מ"מ, היא משתמשת בפאנלים מרובעים בגודל 310 מ"מ × 310 מ"מ, ובהמשך אף גדולים יותר. למעבר מגיאומטריה עגולה למרובעת יש משמעות דרמטית: שטח הפנים השמיש גדל משמעותית, מה שמאפשר לארוז הרבה יותר שבבים על כל מצע ולהוזיל את העלות לכל שבב ארוז .
הטכנולוגיה משלבת את גישת ה-CoWoS (Chip-on-Wafer-on-Substrate) המוכחת של TSMC עם טכניקות של אריזת מניפה ברמת הפאנל (Fan-Out Panel-Level Packaging - FOPLP). התוצאה היא פלטפורמה שתוכננה מלכתחילה עבור ממדי האינטרפוזר (Interposer) הקיצוניים ושילוב הצ'יפלטים הנדרשים למעבדי ה-AI וה-ASIC מהדור הבא . Nvidia נתפסת כלקוחה מרכזית ראשונה, כשמעריכים כי CoPoS תתמוך במעבדי הבינה המלאכותית של החברה בעידן שאחרי Blackwell – מעבדי Rubin
.
Studio Global AI
Search, cite, and publish your own answer
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
People also ask
What is the short answer to "CoPoS של TSMC: המהלך לערער על הובלת סמסונג באריזות Panel-Level"?
TSMC השלימה את קו הניסוי לטכנולוגיית CoPoS ביוני 2026, כשהייצור ההמוני צפוי בין 2028 ל 2029, אם כי בעיות טכניות עלולות לדחותו עד סוף 2030.
What are the key points to validate first?
TSMC השלימה את קו הניסוי לטכנולוגיית CoPoS ביוני 2026, כשהייצור ההמוני צפוי בין 2028 ל 2029, אם כי בעיות טכניות עלולות לדחותו עד סוף 2030. TSMC מכוונת ישירות לסמסונג, המובילה כיום באריזות Panel Level, עם פלטפורמה ייעודית לשבבי AI ענקיים כמו מעבדי הדור הבא של Nvidia, במקום לרכיבים ניידים.
What should I do next in practice?
שוק האריזות המתקדמות לשבבים צפוי להגיע ל 44–59 מיליארד דולר ב 2026, ולזנק ל 66–94 מיליארד דולר עד אמצע שנות ה 30, בהובלת הביקוש הבלתי נגמר לשבבי בינה מלאכותית.
Sources
- note.comTSMC Strengthens Advanced Packaging Strategy
- instagram.comTSMC Reveals Its Next Ace: CoPoS Packaging ...
- itiger.comTaiwan Semiconductor Manufacturing Prepares to " ...
- linkedin.comTSMC redefines packaging dimensions and competitive ...
- markets.financialcontent.comTSMC Races to Scale CoWoS and Deploy Panel-Level Packaging ...
- x.comTSMC is pulling forward its CoPoS advanced packaging roadmap ...