מפת הדרכים של סמסונג ל־HBM: כך הזיכרון מתקרב למעבד ה־AI

סמסונג מקדמת את טכנולוגיית זיכרון ה־HBM שלה בשלושה שלבים: תחילה העברת בקר הזיכרון וממשקי התקשורת לשבב הבסיס של ערימת ה־HBM; לאחר מכן הוספת יכולות ניטור, הרחבת זיכרון ועיבוד בקרבת הנתונים; ולבסוף — הצבת מעבד ה־AI ישירות מתחת לערימת ה־DRAM במארז תלת־ממדי אמיתי. היעד ארוך הטווח נקרא zHBM, אך חשוב להבהיר: נתוני הביצועים שמציגה סמסונג הם יעדים לארכיטקטורה עתידית, ולא תוצאות ביצועים שהודגמו במוצר ייצור. 1713

מפת הדרכים בקצרה

שלב	השינוי הארכיטקטוני המרכזי	התועלת המתוכננת
שלב 1: cHBM	העברת בקר הזיכרון וממשק die-to-die קומפקטי יותר לשבב הבסיס הלוגי של HBM	פינוי שטח במאיץ והפחתת עלויות האנרגיה של העברת נתונים
שלב 2: aHBM	הוספת טלמטריה, בקרים להרחבת זיכרון ורכיבי עיבוד נבחרים לשבב הבסיס	שיפור ניהול הזיכרון, הקיבולת וניצול הנתונים בקרבתם
שלב 3: zHBM	הצבת מבנה ה־DRAM/HBM ישירות מעל מאיץ ה־AI	קיצור הדרך בין המעבד לזיכרון והגדלת הקישוריות האנכית

המשמעות של התהליך היא ששבב הבסיס משנה את תפקידו. במקום לשמש בעיקר כשכבת חיבור ובקרה, הוא הופך בהדרגה לתת־מערכת לוגית בעלת יכולות רבות יותר — ולבסוף לחלק ממבנה משולב של חישוב וזיכרון. 182027

שלב 1: cHBM מפנה את הבקרה ממאיץ ה־AI

נקודת הפתיחה של סמסונג היא HBM4, המשלב זיכרון 1c DRAM עם שבב בסיס לוגי בתהליך ייצור של 4 ננומטר. לפי סמסונג, תכנון HBM4 מסוגל להגיע למהירות של עד 13 גיגה־ביט לשנייה ולרוחב פס של עד 3,300 גיגה־בייט לשנייה לכל ערימה. אלה נתונים של מוצר HBM4, ולא מפרט של רעיון ה־zHBM המאוחר יותר. 3537

בשלב הראשון סמסונג מבקשת להחליף את שכבת ה־PHY המסורתית והגדולה יותר במאיץ ה־AI בממשק die-to-die קומפקטי יותר, וכן להעביר את תפקידי בקר הזיכרון מהמאיץ לשבב הבסיס של HBM. 1720

למה זה עשוי לעזור?

• יותר שטח במאיץ: שטח הסיליקון ששימש לבקרת זיכרון ולממשקי תקשורת יוכל לשמש לחישוב, למטמון או ללוגיקה ייעודית ליישום.
• מסלול חשמלי קצר יותר: העברת התפקידים לשבב הבסיס עשויה לקצר את התקשורת בין המאיץ ל־HBM ולהפחית את האנרגיה הנדרשת לממשק. 13

כמה דיווחים מדברים על פינוי אפשרי של 5%–10% משטח המאיץ ועל שיפור ביצועים של 10%–20%. עם זאת, מדובר בנתונים שדווחו כחלק מחומרי מפת דרכים, ולא בתוצאה מובטחת או אחידה לכל מעבד AI. 1729

שלב 2: aHBM הופך את שבב הבסיס לתת־מערכת פעילה

בשלב השני השטח שהתפנה בשבב הבסיס מקבל תפקידים נוספים. קונספט ה־aHBM של סמסונג כולל חיישנים וטלמטריה בזמן אמת עבור פרמטרים כמו טמפרטורה ומתח, לצד מנגנוני אמינות ובדיקה עצמית. מידע כזה עשוי לאפשר למערכת להגיב באופן מדויק יותר לתנאי העבודה ולשפר את הניטור של ערימת הזיכרון. 182728

שבב הבסיס עשוי לשמש גם כממשק להרחבת זיכרון, שיחבר HBM נוסף או זיכרונות אחרים, כגון LPDDR. כך יוכלו מתכנני מערכות להגדיל את קיבולת הזיכרון השימושית בלי להסתמך רק על ערימת ה־HBM המקומית. 182829

סמסונג הציעה גם לשלב בשבב הבסיס רכיבי עיבוד. אלה לא אמורים להחליף GPU או מאיץ כללי, אלא לטפל בפעולות נבחרות ועתירות־זיכרון בקרבת הנתונים. המטרה היא לצמצם חלק מהתעבורה במארז ולשפר את ניצול הזיכרון והחישוב. 61927

זהו שלב המעבר: ה־HBM עדיין ממוקם לצד המעבד במארז 2.5D, אך שבב הבסיס מתחיל לתפקד יותר כמו תת־מערכת חכמה של קלט־פלט ועיבוד.

שלב 3: zHBM מציב את הזיכרון ישירות מעל החישוב

zHBM הוא השלב השאפתני ביותר. במארז HBM רגיל, המאיץ וערימות ה־HBM ממוקמים זה לצד זה על גבי interposer — שכבת תיווך המחברת בין השבבים. בקונספט של סמסונג, המעבד מוצב ישירות מתחת לערימת ה־DRAM, וכך נוצר מבנה תלת־ממדי אמיתי של חישוב וזיכרון. 3732

הסידור האנכי נועד לקצר את המרחק שהנתונים עוברים ולהחליף ממשק גדול ומרוכז בשולי השבב בחיבורים אנכיים צפופים ומבוזרים. באופן עקרוני, הדבר עשוי לאפשר:

• רוחב פס גבוה יותר באמצעות חיבור רחב בהרבה;
• צריכת הספק נמוכה יותר בממשק, מכיוון שהאותות עוברים מרחק קצר יותר;
• העברת נתונים יעילה יותר באימון ובהרצה של מודלי AI;
• מארז בעל טביעת רגל אופקית קטנה יותר, משום שערימות ה־HBM אינן חייבות להקיף את המעבד. 13732

לכן zHBM אינו רק “HBM מהיר יותר”. הוא משנה את היחסים הפיזיים בין הזיכרון לחישוב. התועלת הסופית תלויה לא רק במהירות ה־DRAM, אלא גם בטופולוגיית המארז, בתכנון הממשק, באספקת החשמל ובמידת הרגישות של עומס העבודה להעברת נתונים.

איך היעדים משתווים ל־HBM5?

הנתונים שפרסמה סמסונג, או שדווחו בשמה, משתמשים בנקודות ייחוס ובמדדים שונים. לכן יש לקרוא אותם כטענות נפרדות — לא כמבחן ביצועים יחיד ובר־השוואה:

• HBM5 לעומת HBM4E: סמסונג מכוונת לביצועים כפולים, לשיפור של 20% בביצועים לוואט ולהפחתה של 20% בהתנגדות התרמית. דיווחים מציבים את הייצור ההמוני סביב 2028, אך HBM5 עדיין שייך לדור המתוכנן ולא לסטנדרט ייצור מבוסס ונפוץ. 4101214
• zHBM לעומת HBM4E: השוואה שהוצגה בהקשר של Hot Chips דיברה על כ־70% פחות הספק ב־DRAM ועל רוחב פס הגדול פי 2.3 ויותר. 111
• יעדי zHBM לטווח ארוך: סמסונג הציגה גם יעדים של עד פי 8 בביצועים, פי 3 בביצועים לוואט והפחתה של 75%–90% בהתנגדות התרמית לעומת HBM4E. 21314

הפער בין “פי 2.3 ברוחב הפס” לבין “פי 8 בביצועים” אינו בהכרח סתירה. רוחב פס, הספק של ה־DRAM, ביצועי היישום וביצועים לוואט הם מדדים שונים, וייתכן שהם מבוססים על תצורות שונות. בחומרים שסופקו אין מספיק מתודולוגיה כדי ליישב באופן עצמאי את כל המספרים, ולכן יש להתייחס אליהם כאל יעדים ארכיטקטוניים ולא כתוצאה של מבחן יחיד. 11014

איך זה משתלב באסטרטגיית CUBE של סמסונג?

סמסונג מתארת את CUBE כאסטרטגיה המבוססת על ארבעה יעדים: Capacity, Utilization, Bandwidth ו־Efficiency — קיבולת, ניצול, רוחב פס ויעילות. הטענה של החברה היא שמערכות AI זקוקות ליותר מממשקי זיכרון מהירים יותר; הן צריכות גם למקם את הזיכרון ולנצל אותו בצורה חכמה יותר במרחב התלת־ממדי. 257

שלושת שלבי ה־HBM מתחברים לארבעת היעדים כך:

• קיבולת: הרחבת זיכרון דרך שבב הבסיס עשויה לחבר שכבות זיכרון נוספות, בעוד שהערמה אנכית מגדילה את הצפיפות בלי להרחיב את המארז לרוחב. 418
• ניצול: טלמטריה, לוגיקת בקרה ועיבוד נבחר בקרבת הזיכרון עשויים להפוך את הקיבולת ואת רוחב הפס הקיימים לשימושיים יותר בעומסי עבודה מסוימים. 1827
• רוחב פס: חיבורים אנכיים ישירים מקצרים את המרחק בין החישוב לזיכרון ומאפשרים קישוריות צפופה יותר. 37
• יעילות: צמצום העברת הנתונים ועלויות הממשק עשוי להפחית את צריכת החשמל, בעוד שניטור תרמי טוב יותר עשוי לאפשר למערכת לפעול קרוב יותר למגבלותיה. 1511

במובן הזה, zHBM הוא הביטוי המובהק ביותר של גישת הזיכרון בציר Z של סמסונג: לבנות כלפי מעלה כדי להגדיל צפיפות ולקצר את מרחק התקשורת, במקום להמשיך להרחיב מארז 2.5D שבו הרכיבים נמצאים זה לצד זה. 713

האתגרים שסמסונג עדיין צריכה לפתור

ניהול חום

הצבת מעבד בעל צריכת הספק גבוהה מתחת לערימת DRAM מקשה על פינוי החום. שבב החישוב מרוחק יותר מנתיב הקירור, בעוד שה־DRAM צריך להישאר בטווח טמפרטורות מוגבל יחסית. לכן הפחתה מדווחת בהתנגדות התרמית היא יעד תכנוני — לא יתרון אוטומטי של ערמה תלת־ממדית. סמסונג ושותפות הייצור שלה יצטרכו להוכיח שביצועים, אמינות הזיכרון ודרישות הקירור יכולים להתקיים יחד במארז ייצור. 1419

הדבקה, יישור ותשואה

מבנה תלת־ממדי ישיר דורש הדבקה ויישור מדויקים במיוחד על פני ממשקים גדולים. דילול פרוסות, שילוב TSV, שליטה בעיוותים, ניהול פגמים והדבקה בתשואה גבוהה נעשים קריטיים יותר כאשר המעבד והזיכרון מחוברים פיזית. פגם בכל אחד משני הצדדים עלול לפגוע בערך של המכלול כולו, ולכן גדלה החשיבות של בדיקת שבבים תקינים, מנגנוני תיקון וגישה לבדיקה לפני ואחרי ההדבקה. העובדה שמפת הדרכים כוללת פונקציות אמינות ובדיקה עצמית מורחבות בשבב הבסיס מדגישה עד כמה האריזה והבדיקות קשורות לארכיטקטורה. 2728

אספקת חשמל ושלמות האות

גם ממשק אנכי רחב מאוד זקוק לאספקת חשמל יציבה, לתזמון, לשעון ולבקרת רעשים. רוחב פס תיאורטי גבוה אינו מבטיח ביצועים גבוהים יותר ביישומים, אם שלמות החשמל, התחממות או איכות האות מגבילות את הפעולה לאורך זמן.

גובה הערימה והמגבלות המכאניות

הוספת מבנים אנכיים עלולה להגדיל את עובי המארז, את העומס המכאני ואת המורכבות של נתיב הקירור. התכנון הסופי יצטרך לאזן בין קיבולת ורוחב פס לבין גובה הערימה, עיוותים, יכולת ייצור והמגבלות של המצע ולוח המערכת.

תכנון משותף של המעבד והזיכרון

HBM רגיל יכול להשתלב כרכיב זיכרון מודולרי יחסית. לעומת זאת, aHBM ובעיקר zHBM דורשים תיאום הדוק יותר בין המאיץ, לוגיקת שבב הבסיס, המארז, הקושחה, סביבת ההרצה והתוכנה. ממשקים, חלוקת השליטה, קוהרנטיות, טיפול בתקלות ופעולות בקרבת הזיכרון יצטרכו להיבנות יחד. הדבר עשוי לשפר התמחות, אך גם להפוך את המערכת לפחות ניתנת להחלפה לעומת תכנונים המבוססים על HBM רגיל.

תזמון מסחרי ואימוץ בתעשייה

zHBM עדיין מהווה קונספט עתידי, ודיווחים מציבים את המסחור שלו לאחר 2029. לוחות הזמנים ויעדי הביצועים תלויים בבשלות טכנולוגיות האריזה, באימוץ מצד לקוחות, בתקנים, בתשואה ובעלות. 8914

השורה התחתונה

את מפת הדרכים של סמסונג כדאי להבין כהעברה הדרגתית של “האינטליגנציה” אל ערימת הזיכרון:

1. cHBM מתמקד בעיקר בפינוי שטח במאיץ ובהעברת עבודת הממשק והבקרה לשבב הבסיס.
2. aHBM הופך את שבב הבסיס לתת־מערכת מנוטרת, ניתנת להרחבה ובעלת יכולת תכנות מוגבלת.
3. zHBM מחבר פיזית בין החישוב לזיכרון, באמצעות הצבת המעבד מתחת לערימת ה־DRAM.

התמורה האפשרית משמעותית: פחות הספק בממשקי הקלט־פלט, יותר שטח שימושי למאיץ, רוחב פס צפוף יותר וביצועים טובים יותר לוואט. אולם השלב האחרון מעביר את מוקד הקושי מתכנון ממשק הזיכרון להנדסה תרמית, להדבקה, לתשואה, לבדיקות ולתכנון משותף של כל המערכת. בשלב זה zHBM הוא כיוון שאפתני הנתמך ביעדים — עדיין לא הוכחה שמארז AI תלת־ממדי בייצור יוכל לספק אותם.