במרכז ההדגמה עמד מתג PCIe מסוג fanout של Microchip, ששימש כמקשר בעל רוחב פס גבוה והשהיה נמוכה בין מעבדי מארח — מעבדי CPU, מעבדי GPU ומאיצי AI — לבין כמה כונני Micron 9650 . לפי התיאור של המערכת, הכוננים יכולים לפעול במקביל במהירות Gen 6 מלאה, במקום לחלוק אפיק תקשורת מוגבל .
הגישה הזו מתאימה לתכנוני אחסון composable ו-disaggregated: משאבי האחסון אינם חייבים להיות קשורים לשרת יחיד, וניתן להקצותם בצורה גמישה יותר לעומסי עבודה שונים במרכז הנתונים.
מתג ה-Switchtec Gen 6, המיוצר בתהליך של 3 ננומטר, מתפקד כמעין מארג מרכזי לחיבור בין מעבדים, מאיצים והתקני אחסון . הוא תומך במספר גדול של נתיבים, במנגנוני בידוד תקלות מתקדמים ובשידור multicast — הפצת נתונים מנקודה אחת לכמה יעדים במקביל.
אחד המאפיינים הבולטים הוא שילוב של hardware root of trust, יחד עם הצפנה המיועדת להיות עמידה בפני איומים קוונטיים ותואמת לתקני CNSA 2.0. בכך מכוונת Microchip גם לפריסות ענן ולמערכות ממשלתיות שבהן אבטחת התשתית היא שיקול מרכזי .
ה-Micron 9650 נכנס לייצור המוני בפברואר 2026 והוצג ככונן ה-SSD הארגוני המסחרי הראשון המבוסס על PCIe 6.0 . לפי נתוני המוצר הרשמיים של Micron, אלה ביצועי השיא שלו בהשוואה ל-SSD טיפוסי מדור PCIe Gen 5 :
| מדד ביצועים | Micron 9650 Gen 6 | SSD סטנדרטי מדור Gen 5 | יתרון מדווח |
|---|---|---|---|
| קריאה רציפה | 28,000 MB/s | 14,000 MB/s | 100% יותר |
| כתיבה רציפה | 14,000 MB/s | 10,000 MB/s | 40% יותר |
| קריאה אקראית | 5.5 מיליון IOPS | 3.3 מיליון IOPS | 67% יותר |
| כתיבה אקראית | 900 אלף IOPS | 720 אלף IOPS | 22% יותר |
הכונן מבוסס על זיכרון G9 NAND של Micron — זיכרון TLC מהדור התשיעי ובעל 276 שכבות — וכן על בקר PCIe Gen 6 שפותח בתוך החברה . הוא מוצע בתצורות E1.S ו-E3.S, כאשר גרסת E1.S תומכת גם בקירור נוזלי לסביבות שרתים צפופות .
Micron מדווחת גם על שיפור של 100% בביצועים לוואט בקריאה רציפה לעומת כונני Gen 5, עד לרמה של 1,120 MB/s לוואט .
תקן PCIe 6.0 מכפיל את קצב ההעברה לעומת PCIe 5.0, עד 64 גיגה-העברות לשנייה (GT/s) לכל נתיב . רוחב הפס הזה מיועד לעומסי עבודה שבהם המאיצים זקוקים לזרם נתונים רציף: אימון מודלים גדולים, הסקת AI בזמן אמת, ניתוחים עתירי נתונים ומסדי נתונים בעלי ביצועים גבוהים.
התקן משתמש באיתות PAM4 ובמנגנון תיקון שגיאות קדמי (FEC) בעל השהיה נמוכה, שנועד לשמור על שלמות האות במהירויות הגבוהות יותר.
ההדגמה ב-FMS 2026 מתרחשת בנקודת מעבר חשובה עבור אקוסיסטם PCIe Gen 6. ה-Micron 9650 נמצא בייצור המוני מאז תחילת 2026, ולכן נהנה מיתרון של כניסה מוקדמת לשוק ה-SSD הארגוני . באותו כנס הציגה Kioxia בפומבי לראשונה את כונן ה-CM10 שלה, המבוסס על PCIe 6.0, זיכרון BiCS10 NAND בעל 332 שכבות וקירור נוזלי באמצעות cold plate — סימן לכך שהתחרות בתחום מתגברת .
בכנס התקיימו גם דיונים רחבים יותר על חלוקת שכבות זיכרון עבור עומסי AI ועל תפקידם של כונני PCIe 6.0 מקוררי נוזל במרכזי נתונים מהדור הבא . בביתן 415 של Microchip נערכו, בין היתר, מפגשים טכניים בנושא אופטימיזציה של תיקון שגיאות ב-SSD עבור עומסי AI והרחבת השימוש ב-compute-in-memory אנלוגי .
מערכת מאומתת ופועלת, המשלבת מתגי PCIe וכונני SSD משתי חברות, עשויה להפחית את סיכון האינטגרציה עבור מפעילי ענן גדולים ולהקל על אימוץ התשתית. המסר של שיתוף הפעולה הוא שביצועי מרכז נתונים אינם נקבעים על ידי רכיב יחיד, אלא על ידי האופן שבו הרכיבים פועלים יחד .
ה-Micron 9650 מיועד בעיקר לספקיות ענן גדולות ולמפעילי מרכזי נתונים של AI — שוק בעל היקפי רכישה משמעותיים . עבור Microchip, מתגי Switchtec Gen 6 פותחים מחזור מוצרים חדש בתחום תשתיות מרכזי הנתונים. מוקדם יותר השנה הציגה Micron את ה-9650 כחלק ממשפחת מוצרי הזיכרון והאחסון שלה המותאמים ל-AI ב-COMPUTEX 2026 .
ל-Micron יש יתרון של זמן יציאה לשוק מול מתחרות כמו Kioxia בתחום כונני PCIe Gen 6, בעוד שטכנולוגיית המתגים של Microchip מתחרה בפתרונות של Broadcom וספקיות PCIe נוספות . תכונות כמו אבטחה עמידה בפני איומים קוונטיים ו-multicast עשויות לבדל את Microchip אצל לקוחות ענן ולקוחות ממשלתיים בעלי דרישות אבטחה מחמירות .
מניות Microchip (MCHP) ו-Micron (MU) עלו ביום ההכרזה, על רקע אופטימיות בנוגע למחזור השדרוג ל-PCIe Gen 6 ולהמשך ההשקעות בהקמת מרכזי נתונים עבור AI .