Huawei פתחה בקוד מקור את AscendNPU IR, שכבת התשתית של מהדר BiSheng, במטרה לאפשר ל-Triton ולמערכות אקולוגיות נוספות של אופרטורים להתחבר בצורה גמישה יותר למעבדי Ascend. הפרטים הוצגו ב-1 באוגוסט 2026, במסגרת הסלון הטכנולוגי התשיעי Meet AI Compiler של HyperAI, בידי Hai Lijuan, אדריכלית AscendNPU IR ב-Huawei. 37

הנקודה החשובה: AscendNPU IR אינה שפת תכנות חדשה למשתמשי קצה. מדובר בייצוג ביניים — שכבת תרגום ואופטימיזציה — שמפרידה בין האופן שבו מפתחים מתארים חישוב לבין העבודה המורכבת של חלוקת נתונים לבלוקים, תזמון חישובים, העברת מידע בין רמות זיכרון, סנכרון ליבות והפקת קוד עבור החומרה.

מה תפקידה של AscendNPU IR במהדר BiSheng?

AscendNPU IR מבוססת על MLIR, ראשי תיבות של Multi-Level Intermediate Representation, ומיועדת לקומפילציה של אופרטורים המותאמים למעבדי Ascend. היא מציעה כמה רמות הפשטה: ברמות הגבוהות ניתן לתאר פעולות על טנסורים בלי לפרט כל הוראת חומרה או נקודת סנכרון; ברמות הנמוכות יותר אפשר לשלוט באופן מדויק במיקום הנתונים בזיכרון המקומי ובהתנהגות צינור החישוב. 411

המערכת יכולה לקבל קלט מכמה מסלולים:

• שפות ייעודיות, כגון Triton ו-TileLang, יכולות לעבור הנמכה אל AscendNPU IR.
• קלט ממסגרות ומהדרים יכול להגיע דרך Torch IR, דרך Linalg/HFusion IR או דרך HIVM IR.
• במסלולים ברמה גבוהה יותר המהדר יכול לבצע באופן אוטומטי מיזוג אופרטורים, חלוקה ל-tiles ותזמון.
• HIVM מאפשרת שליטה ישירה יותר ברמות האחסון של Ascend ובצינורות החישוב. 522

בצורה מפושטת, זרימת הקומפילציה נראית כך:

Triton, TileLang או IR של מסגרת תוכנה
                  ↓
        AscendNPU IR מבוססת MLIR
                  ↓
          הנמכה מ-HFusion ל-HIVM
                  ↓
       הוראות התקן וקובץ בינארי ל-Ascend

בתיעוד הפרויקט מצוין כי הפקודה bishengir-compile יכולה להפוך קובץ MLIR לקובץ אובייקט המיועד להתקן. לאחר מכן ניתן לרשום ולהריץ את האופרטור באמצעות ממשקי ה-runtime של CANN. 6

למה דווקא הפשטה ברמת tile?

Tile הוא בלוק נוח לניהול של נתוני טנזור וחישוב. במקום לדרוש מכל שפת חזית לתאר בנפרד כל העברת נתונים, החלטה על רמת זיכרון, נקודת סנכרון והוראת חומרה, AscendNPU IR מספקת ייצוג משותף וממוקד-tiles.

ההפשטה הזו בנויה בשכבות. ברמה הגבוהה מפתחים יכולים לתאר פעולות על טנזורים בלי להתעסק בכל פרט חומרה. ברמה הנמוכה יותר המהדר יכול לחשוף — או להסיק — היכן ימוקמו הנתונים ב-GM, ב-UB, ב-L1 וב-L0, וכיצד ישתמשו במשאבי Vector, Cube ויחידות העברת הנתונים. 522

כך נוצרת פשרה בין ניידות לבין כוונון ביצועים: קוד שמגיע מ-Triton או ממסגרת תוכנה יכול להשתמש באותה תשתית, בעוד שאופרטורים רגישים לביצועים יכולים לרדת לרמת ייצוג שמודעת יותר למבנה השבב. תיעוד הארכיטקטורה מתאר זאת כשורת הפשטות מופרדות, המייצגות בהדרגה את הוראות Ascend, את המשאבים בתוך הליבה, את המשאבים בין הליבות ואת משאבי המערכת-על-שבב. 11

HFusion ו-HIVM: שתי שכבות, שתי משימות

HFusion: אופטימיזציה ברמה גבוהה

HFusion היא השכבה היחסית-בלתי-תלויה בחומרה. היא מתארת פעולות על טנזורים ומבצעת טרנספורמציות כגון מיזוג, bufferization, חלוקה ל-tiles ותזמון, לפני שהמהדר מתחייב להוראות חומרה מפורטות. 1122

בשלב הזה ניתן לאחד כמה פעולות לחישוב גדול יותר ולחלק אותו לבלוקים המתאימים למודל ההרצה של Ascend. המטרה היא לשמר את המשמעות ברמה הגבוהה, ובמקביל להכין את החישוב להנמכה הספציפית לחומרה.

HIVM: הנמכה שמודעת לחומרה

HIVM היא השכבה שמתרגמת את ביטויי ה-tile לפעולות המשקפות את יחידות הביצוע, היררכיית הזיכרון והתנהגות הצינורות של Ascend. בין תחומי האחריות שלה:

• מיפוי פעולות מטריצה לליבות Cube ופעולות וקטוריות לליבות Vector;
• הוספה או ניהול של תקשורת וסנכרון בין יחידות אלה;
• ניהול זיכרון עבודה ביניים;
• מיפוי טנזורים לוגיים לזיכרון פיזי על-גבי השבב;
• טיפול בפריסות מטריצה ייעודיות ל-Cube, כולל ייצוגי fractal matrix;
• ביצוע וקטוריזציה, tensorization, תזמון בצינור וטרנספורמציות ברמת ההוראה. 214

ההפרדה מאפשרת למהדר לחשוב בשתי רמות: HFusion מנתחת את מבנה הטנזור ואת הזדמנויות המיזוג הרחבות, ואילו HIVM מתמקדת במשאבי הזיכרון והביצוע המדויקים הדרושים להרצת ה-tiles.

מה משתנה ב-Ascend 950?

החלוקה בין HFusion ל-HIVM נשמרת, אך הצד המודע לחומרה צריך לתמוך במודל ביצוע רחב יותר מזה שהתבסס על SIMD דרך זיכרון. החומרים המתמקדים ב-Ascend 950 מתארים תמיכה ב-SIMD מבוסס רגיסטרים וב-SIMT, לצד מודל הביצוע הקיים. 2

SIMD מבוסס רגיסטרים

במודל הזה הנתונים נטענים מהזיכרון המקומי אל רגיסטרים, מעובדים שם ולאחר מכן נכתבים חזרה. כאשר מבנה החישוב מאפשר זאת, מיזוג ברמת הרגיסטרים יכול להשאיר ערכי ביניים בתוך הרגיסטרים לאורך כמה פעולות, ובכך לצמצם טעינות וכתיבות חוזרות. 2

SIMT לחישובים פחות סדירים

SIMT מספקת דרך נוספת לטיפול בחלקים מתאימים של אופרטור, במיוחד כאשר הגישה לנתונים פחות סדירה או כאשר קיימת הסתעפות. לפי התיאור שהוצג, המהדר מפריד בין עבודה שמתאימה ל-SIMT לבין עבודה צפופה המתאימה ל-SIMD, מפעיל על כל חלק את הטרנספורמציה המתאימה ולאחר מכן משלב את התוצאות בחישוב הווקטורי הרחב יותר. 2

תקשורת הדוקה יותר בין Cube ל-Vector

בהליכי העבודה הקודמים של A2/A3, חלק מהמעברים בין חישובי Cube לחישובי Vector עברו דרך זיכרון גלובלי. ב-Ascend 950, המסלול המתואר יכול להעביר תוצאות Cube מ-L0C לזיכרון מקומי של Vector, ולהחזיר תוצאות Vector לזיכרון של Cube. כך מתקצר המרחק בין שני תחומי הביצוע. 2

השינוי עשוי להיות משמעותי באופרטורים שבהם חישוב מטריציוני ב-Cube מלווה בעיבוד וקטורי. עם זאת, המהדר עדיין צריך להסיק היכן נמצאים הטנזורים ומתי נדרשות העברות, במיוחד כאשר פעולות Cube ו-Vector מופיעות בענפים שונים של זרימת הבקרה.

הפסדים שהופכים את המודל למעשי

כמה Passes — שלבי עיבוד במהדר — מדגימים כיצד AscendNPU IR הופכת את ההפשטה להחלטות ממשיות של תזמון וזיכרון.

InsertCVLoadStore

הגרסה המשופרת של InsertCVLoadStore מנתחת תקשורת בין Cube ל-Vector גם בזרימות בקרה מורכבות, במקום להסתמך רק על זיהוי תבניות מקומי. היא קובעת עוגנים למיקום בזיכרון: למשל, קלט של פעולת מטריצה ב-L1, פלט ב-L0C ונתוני Vector ב-UB. לאחר מכן היא מפיצה את האילוצים האלה לאורך התוכנית ומוסיפה המרות או העתקות כאשר קיימת התנגשות בין תחומי זיכרון. 2

ב-A2/A3 המעברים המתוארים יכולים להשתמש בטעינה ובכתיבה דרך הזיכרון הגלובלי. ב-Ascend 950 ניתן להשתמש, במקרים הנתמכים, במסלולים קצרים יותר על-גבי השבב. 2

MultiBuffer

MultiBuffer מייצגת כמה עותקים של טנזור קיים. הדבר מאפשר שימוש במאגרי ping-pong, ועשוי לסייע בחפיפת העברת נתונים עם חישוב — בתנאי שהזיכרון ולוח הזמנים מאפשרים זאת. 1718

AutoBlockify ו-DynamicCVPipeline

AutoBlockify ו-DynamicCVPipeline הן בין ה-Passes הייעודיים של Ascend במחסנית Triton-Ascend. שמותיהן משקפים שתי משימות מרכזיות: חלוקת החישוב לבלוקים הניתנים להרצה ובניית התנהגות צינורית בין Cube ל-Vector. 19

ערכת היכולות המתועדת כוללת גם תכנון זיכרון אוטומטי, סנכרון, תזמון ואופטימיזציות לתקשורת ולצינור Cube–Vector. 24

פיצול CV ביחס של 1:2

ההרצאה תיארה תצורה שבה Cube אחד עובד מול שתי ליבות Vector. AutoSubTiling יכולה לחלק את עבודת ה-Vector כך ששתי הליבות יעבדו במקביל על חלקים נפרדים. 214

מה המשמעות למפתחים?

Huawei פתחה בקוד מקור את AscendNPU IR לצד Triton-Ascend, במטרה לאפשר פיתוח משותף של הקהילה. Triton-Ascend היא מסגרת קומפילציה המותאמת ל-Ascend: היא שומרת על תחביר הליבה של Triton ומוסיפה תמיכה בקומפילציה ובפריסה עבור מוצרי A2, A3 וסדרת 950. 3037

הפתיחה לקוד מקור מספקת מסלול ישיר יותר למפתחים שרוצים לעבוד על Passes של מהדר, חיבורי חזית, הנמכת אופרטורים או אופטימיזציה המודעת לחומרה — בלי לבנות את כל מחסנית הקומפילציה מאפס. לפי הדיווחים, תוכנית הקהילה כוללת התמחויות המקושרות למאגרים ומשימות בתשלום או בתגמול; מפתחים יכולים לתבוע משימה רשומה ולהגיש את העבודה בהתאם לכללי התוכנית. 31

מי שאין ברשותו חומרת Ascend יכול, לפי הדיווחים, להשתמש בסביבת הענן HiDevLab של קהילת Ascend, המציעה 100 שעות חישוב בחינם. המקורות מאשרים את מכסת השעות, אך אינם מפרטים את כל תנאי הזכאות, האימות, התפוגה או הזמינות האזורית. לכן חשוב לבדוק את התנאים בעת ההרשמה. 31

השורה התחתונה

ההצעה המרכזית של AscendNPU IR היא ארכיטקטונית: לאפשר כניסה דרך שפות חזית ומסגרות נפוצות, תוך שמירה על מסלול לכוונון מפורט של חומרת Ascend. Triton, TileLang ו-IR של מסגרות תוכנה יכולים להיכנס ברמת הפשטה גבוהה; HFusion מבצעת טרנספורמציות רחבות; ו-HIVM מורידה את ה-tiles להחלטות הנדרשות לגבי זיכרון, ליבות, תקשורת וצינורות ביצוע. 511

Ascend 950 מרחיבה את מרחב האופטימיזציה באמצעות SIMD מבוסס רגיסטרים, SIMT ונתיבי תקשורת קצרים יותר בין Cube ל-Vector. השאלה אם השיפורים יתורגמו לביצועים טובים יותר בפועל תלויה במבנה האופרטור, בעומס על הזיכרון, בזרימת הבקרה, בבשלות המהדר ובשבב היעד. היתרון של מחסנית פתוחה יותר הוא שהפשרות האלה נעשות גלויות יותר — ושמפתחי מהדרים ואופרטורים יכולים להשתתף בשיפורן.

Huawei פתחה בקוד מקור את AscendNPU IR, שכבת התשתית של מהדר BiSheng, במטרה לאפשר ל-Triton ולמערכות אקולוגיות נוספות של אופרטורים להתחבר בצורה גמישה יותר למעבדי Ascend. הפרטים הוצגו ב-1 באוגוסט 2026, במסגרת הסלון הטכנולוגי התשיעי Meet AI Compiler של HyperAI, בידי Hai Lijuan, אדריכלית AscendNPU IR ב-Huawei. 37

הנקודה החשובה: AscendNPU IR אינה שפת תכנות חדשה למשתמשי קצה. מדובר בייצוג ביניים — שכבת תרגום ואופטימיזציה — שמפרידה בין האופן שבו מפתחים מתארים חישוב לבין העבודה המורכבת של חלוקת נתונים לבלוקים, תזמון חישובים, העברת מידע בין רמות זיכרון, סנכרון ליבות והפקת קוד עבור החומרה.

מה תפקידה של AscendNPU IR במהדר BiSheng?

AscendNPU IR מבוססת על MLIR, ראשי תיבות של Multi-Level Intermediate Representation, ומיועדת לקומפילציה של אופרטורים המותאמים למעבדי Ascend. היא מציעה כמה רמות הפשטה: ברמות הגבוהות ניתן לתאר פעולות על טנסורים בלי לפרט כל הוראת חומרה או נקודת סנכרון; ברמות הנמוכות יותר אפשר לשלוט באופן מדויק במיקום הנתונים בזיכרון המקומי ובהתנהגות צינור החישוב. 411

המערכת יכולה לקבל קלט מכמה מסלולים:

• שפות ייעודיות, כגון Triton ו-TileLang, יכולות לעבור הנמכה אל AscendNPU IR.
• קלט ממסגרות ומהדרים יכול להגיע דרך Torch IR, דרך Linalg/HFusion IR או דרך HIVM IR.
• במסלולים ברמה גבוהה יותר המהדר יכול לבצע באופן אוטומטי מיזוג אופרטורים, חלוקה ל-tiles ותזמון.
• HIVM מאפשרת שליטה ישירה יותר ברמות האחסון של Ascend ובצינורות החישוב. 522

בצורה מפושטת, זרימת הקומפילציה נראית כך:

Triton, TileLang או IR של מסגרת תוכנה
                  ↓
        AscendNPU IR מבוססת MLIR
                  ↓
          הנמכה מ-HFusion ל-HIVM
                  ↓
       הוראות התקן וקובץ בינארי ל-Ascend

בתיעוד הפרויקט מצוין כי הפקודה bishengir-compile יכולה להפוך קובץ MLIR לקובץ אובייקט המיועד להתקן. לאחר מכן ניתן לרשום ולהריץ את האופרטור באמצעות ממשקי ה-runtime של CANN. 6

למה דווקא הפשטה ברמת tile?

Tile הוא בלוק נוח לניהול של נתוני טנזור וחישוב. במקום לדרוש מכל שפת חזית לתאר בנפרד כל העברת נתונים, החלטה על רמת זיכרון, נקודת סנכרון והוראת חומרה, AscendNPU IR מספקת ייצוג משותף וממוקד-tiles.

ההפשטה הזו בנויה בשכבות. ברמה הגבוהה מפתחים יכולים לתאר פעולות על טנזורים בלי להתעסק בכל פרט חומרה. ברמה הנמוכה יותר המהדר יכול לחשוף — או להסיק — היכן ימוקמו הנתונים ב-GM, ב-UB, ב-L1 וב-L0, וכיצד ישתמשו במשאבי Vector, Cube ויחידות העברת הנתונים. 522

כך נוצרת פשרה בין ניידות לבין כוונון ביצועים: קוד שמגיע מ-Triton או ממסגרת תוכנה יכול להשתמש באותה תשתית, בעוד שאופרטורים רגישים לביצועים יכולים לרדת לרמת ייצוג שמודעת יותר למבנה השבב. תיעוד הארכיטקטורה מתאר זאת כשורת הפשטות מופרדות, המייצגות בהדרגה את הוראות Ascend, את המשאבים בתוך הליבה, את המשאבים בין הליבות ואת משאבי המערכת-על-שבב. 11

HFusion ו-HIVM: שתי שכבות, שתי משימות

HFusion: אופטימיזציה ברמה גבוהה

HFusion היא השכבה היחסית-בלתי-תלויה בחומרה. היא מתארת פעולות על טנזורים ומבצעת טרנספורמציות כגון מיזוג, bufferization, חלוקה ל-tiles ותזמון, לפני שהמהדר מתחייב להוראות חומרה מפורטות. 1122

בשלב הזה ניתן לאחד כמה פעולות לחישוב גדול יותר ולחלק אותו לבלוקים המתאימים למודל ההרצה של Ascend. המטרה היא לשמר את המשמעות ברמה הגבוהה, ובמקביל להכין את החישוב להנמכה הספציפית לחומרה.

HIVM: הנמכה שמודעת לחומרה

HIVM היא השכבה שמתרגמת את ביטויי ה-tile לפעולות המשקפות את יחידות הביצוע, היררכיית הזיכרון והתנהגות הצינורות של Ascend. בין תחומי האחריות שלה:

• מיפוי פעולות מטריצה לליבות Cube ופעולות וקטוריות לליבות Vector;
• הוספה או ניהול של תקשורת וסנכרון בין יחידות אלה;
• ניהול זיכרון עבודה ביניים;
• מיפוי טנזורים לוגיים לזיכרון פיזי על-גבי השבב;
• טיפול בפריסות מטריצה ייעודיות ל-Cube, כולל ייצוגי fractal matrix;
• ביצוע וקטוריזציה, tensorization, תזמון בצינור וטרנספורמציות ברמת ההוראה. 214

ההפרדה מאפשרת למהדר לחשוב בשתי רמות: HFusion מנתחת את מבנה הטנזור ואת הזדמנויות המיזוג הרחבות, ואילו HIVM מתמקדת במשאבי הזיכרון והביצוע המדויקים הדרושים להרצת ה-tiles.

מה משתנה ב-Ascend 950?

החלוקה בין HFusion ל-HIVM נשמרת, אך הצד המודע לחומרה צריך לתמוך במודל ביצוע רחב יותר מזה שהתבסס על SIMD דרך זיכרון. החומרים המתמקדים ב-Ascend 950 מתארים תמיכה ב-SIMD מבוסס רגיסטרים וב-SIMT, לצד מודל הביצוע הקיים. 2

SIMD מבוסס רגיסטרים

במודל הזה הנתונים נטענים מהזיכרון המקומי אל רגיסטרים, מעובדים שם ולאחר מכן נכתבים חזרה. כאשר מבנה החישוב מאפשר זאת, מיזוג ברמת הרגיסטרים יכול להשאיר ערכי ביניים בתוך הרגיסטרים לאורך כמה פעולות, ובכך לצמצם טעינות וכתיבות חוזרות. 2

SIMT לחישובים פחות סדירים

SIMT מספקת דרך נוספת לטיפול בחלקים מתאימים של אופרטור, במיוחד כאשר הגישה לנתונים פחות סדירה או כאשר קיימת הסתעפות. לפי התיאור שהוצג, המהדר מפריד בין עבודה שמתאימה ל-SIMT לבין עבודה צפופה המתאימה ל-SIMD, מפעיל על כל חלק את הטרנספורמציה המתאימה ולאחר מכן משלב את התוצאות בחישוב הווקטורי הרחב יותר. 2

תקשורת הדוקה יותר בין Cube ל-Vector

בהליכי העבודה הקודמים של A2/A3, חלק מהמעברים בין חישובי Cube לחישובי Vector עברו דרך זיכרון גלובלי. ב-Ascend 950, המסלול המתואר יכול להעביר תוצאות Cube מ-L0C לזיכרון מקומי של Vector, ולהחזיר תוצאות Vector לזיכרון של Cube. כך מתקצר המרחק בין שני תחומי הביצוע. 2

השינוי עשוי להיות משמעותי באופרטורים שבהם חישוב מטריציוני ב-Cube מלווה בעיבוד וקטורי. עם זאת, המהדר עדיין צריך להסיק היכן נמצאים הטנזורים ומתי נדרשות העברות, במיוחד כאשר פעולות Cube ו-Vector מופיעות בענפים שונים של זרימת הבקרה.

הפסדים שהופכים את המודל למעשי

כמה Passes — שלבי עיבוד במהדר — מדגימים כיצד AscendNPU IR הופכת את ההפשטה להחלטות ממשיות של תזמון וזיכרון.

InsertCVLoadStore

הגרסה המשופרת של InsertCVLoadStore מנתחת תקשורת בין Cube ל-Vector גם בזרימות בקרה מורכבות, במקום להסתמך רק על זיהוי תבניות מקומי. היא קובעת עוגנים למיקום בזיכרון: למשל, קלט של פעולת מטריצה ב-L1, פלט ב-L0C ונתוני Vector ב-UB. לאחר מכן היא מפיצה את האילוצים האלה לאורך התוכנית ומוסיפה המרות או העתקות כאשר קיימת התנגשות בין תחומי זיכרון. 2

ב-A2/A3 המעברים המתוארים יכולים להשתמש בטעינה ובכתיבה דרך הזיכרון הגלובלי. ב-Ascend 950 ניתן להשתמש, במקרים הנתמכים, במסלולים קצרים יותר על-גבי השבב. 2

MultiBuffer

MultiBuffer מייצגת כמה עותקים של טנזור קיים. הדבר מאפשר שימוש במאגרי ping-pong, ועשוי לסייע בחפיפת העברת נתונים עם חישוב — בתנאי שהזיכרון ולוח הזמנים מאפשרים זאת. 1718

AutoBlockify ו-DynamicCVPipeline

AutoBlockify ו-DynamicCVPipeline הן בין ה-Passes הייעודיים של Ascend במחסנית Triton-Ascend. שמותיהן משקפים שתי משימות מרכזיות: חלוקת החישוב לבלוקים הניתנים להרצה ובניית התנהגות צינורית בין Cube ל-Vector. 19

ערכת היכולות המתועדת כוללת גם תכנון זיכרון אוטומטי, סנכרון, תזמון ואופטימיזציות לתקשורת ולצינור Cube–Vector. 24

פיצול CV ביחס של 1:2

ההרצאה תיארה תצורה שבה Cube אחד עובד מול שתי ליבות Vector. AutoSubTiling יכולה לחלק את עבודת ה-Vector כך ששתי הליבות יעבדו במקביל על חלקים נפרדים. 214

מה המשמעות למפתחים?

Huawei פתחה בקוד מקור את AscendNPU IR לצד Triton-Ascend, במטרה לאפשר פיתוח משותף של הקהילה. Triton-Ascend היא מסגרת קומפילציה המותאמת ל-Ascend: היא שומרת על תחביר הליבה של Triton ומוסיפה תמיכה בקומפילציה ובפריסה עבור מוצרי A2, A3 וסדרת 950. 3037

הפתיחה לקוד מקור מספקת מסלול ישיר יותר למפתחים שרוצים לעבוד על Passes של מהדר, חיבורי חזית, הנמכת אופרטורים או אופטימיזציה המודעת לחומרה — בלי לבנות את כל מחסנית הקומפילציה מאפס. לפי הדיווחים, תוכנית הקהילה כוללת התמחויות המקושרות למאגרים ומשימות בתשלום או בתגמול; מפתחים יכולים לתבוע משימה רשומה ולהגיש את העבודה בהתאם לכללי התוכנית. 31

מי שאין ברשותו חומרת Ascend יכול, לפי הדיווחים, להשתמש בסביבת הענן HiDevLab של קהילת Ascend, המציעה 100 שעות חישוב בחינם. המקורות מאשרים את מכסת השעות, אך אינם מפרטים את כל תנאי הזכאות, האימות, התפוגה או הזמינות האזורית. לכן חשוב לבדוק את התנאים בעת ההרשמה. 31

השורה התחתונה

ההצעה המרכזית של AscendNPU IR היא ארכיטקטונית: לאפשר כניסה דרך שפות חזית ומסגרות נפוצות, תוך שמירה על מסלול לכוונון מפורט של חומרת Ascend. Triton, TileLang ו-IR של מסגרות תוכנה יכולים להיכנס ברמת הפשטה גבוהה; HFusion מבצעת טרנספורמציות רחבות; ו-HIVM מורידה את ה-tiles להחלטות הנדרשות לגבי זיכרון, ליבות, תקשורת וצינורות ביצוע. 511

Ascend 950 מרחיבה את מרחב האופטימיזציה באמצעות SIMD מבוסס רגיסטרים, SIMT ונתיבי תקשורת קצרים יותר בין Cube ל-Vector. השאלה אם השיפורים יתורגמו לביצועים טובים יותר בפועל תלויה במבנה האופרטור, בעומס על הזיכרון, בזרימת הבקרה, בבשלות המהדר ובשבב היעד. היתרון של מחסנית פתוחה יותר הוא שהפשרות האלה נעשות גלויות יותר — ושמפתחי מהדרים ואופרטורים יכולים להשתתף בשיפורן.