Intel 14A2: אספקת חשמל משני צדי השבב במירוץ מול TSMC

הדרך של Intel אל שבבים במחלקת 1.4 ננומטר עשויה לכלול שינוי ארכיטקטוני חריג. לפי דיווחים בתעשייה, החברה שוקלת עבור גרסת 14A2 לעבור מאספקת חשמל רגילה מהגב בלבד לארכיטקטורה שמזינה את השבב גם מהחזית וגם מהגב בו־זמנית ^M.

המהלך מגיע על רקע התחרות מול תהליך A14 של TSMC ומאמצי SF1.4 של Samsung. המטרה של Intel היא להשיג יתרון בצפיפות הטרנזיסטורים — תחום שבו כל שיפור קטן עשוי להיות משמעותי עבור מעבדים, מאיצי בינה מלאכותית ושבבי HPC.

מה משתנה ב־14A2?

תהליך Intel 14A הבסיסי משתמש ברשת אספקת החשמל האחורית PowerDirect, או BSPDN, שבה ניתוב המתח מתבצע מצדו האחורי של פרוסת הסיליקון ^ME. לפי הדיווחים, 14A2 ינקוט גישה אגרסיבית יותר: חלק מהחשמל יוזן דרך השכבות האחוריות, וחלקו דרך שכבות המתכת הקדמיות של השבב ^M.

הארכיטקטורה הדו־צדדית אמורה לאפשר מרווחי מתכת צפופים יותר וצפיפות טרנזיסטורים גבוהה מזו של 14A הבסיסי ^M:

• מרווח מתכת M0 ב־14A: 28 ננומטר ^M.
• היעד של 14A2: כ־21 ננומטר, באמצעות שיפורים הקשורים לחשיפה בדפוס כפול (Double Patterning) שהתאפשרו הודות לגישת אספקת החשמל הדו־צדדית ^M.

Intel מצהירה כי 14A הבסיסי מסוגל לספק עד כ־30% שיפור בצפיפות השבב לעומת 18A ^E. לכן, 14A2 עשוי להציע שיפור גדול יותר, אך במקורות הזמינים לא פורסם נתון רשמי ומדויק לצפיפות של 14A2 ^ME.

למה Intel שוקלת את השינוי?

המהלך מוצג כתגובה ישירה ללחץ התחרותי מצד TSMC A14 ומצד מאמצי Samsung SF1.4 ^M. ככל שהמירוץ לתהליכי 1.4 ננומטר מתהדק, Intel זקוקה ליתרון מעבר לשיפורים שמציע 14A הבסיסי.

אספקת חשמל משני צדי השבב עשויה לשחרר מקום בשכבות המתכת ולסייע בהשגת מרווחים קטנים יותר. עם זאת, היא אינה פתרון פשוט: מרווח של 21 ננומטר עלול להגדיל את ההתנגדות החשמלית, ותשתיות המעבר הקיימות — לרבות nTSV — עשויות להתקשות להתמודד עם עומסי החשמל בצפיפות כזו ^M.

לפי הדיווח, Intel בוחנת מבנה משולב שבו רשת אספקת החשמל האחורית תישאר מקור המתח העיקרי, בעוד שחלק מההספק ינותב גם לשכבות המתכת הקדמיות כדי לשמור על יציבות המערכת ^M. חשוב להדגיש כי מדובר בפרטים מדווחים על גרסת 14A2, ולא במפרט מלא ש־Intel פרסמה באופן רשמי במקורות שסופקו.

לוח הזמנים של Intel 14A ו־14A2

מנכ״ל Intel, ליפ־בו טאן, סיפק הנחיות מעודכנות לגבי לוח הזמנים של התהליך. ערכת PDK היא חבילת הכלים, הנתונים וכללי התכנון שיצרניות שבבים זקוקות להם כדי לתכנן מוצרים עבור תהליך ייצור מסוים.

אבן דרך	מועד או תזמון	מקורות
הפצת PDK 0.5 ללקוחות חיצוניים	תחילת 2026, וכבר הופצה	EWD
הפצת PDK 0.9 ללקוחות חיצוניים	אוקטובר 2026	EWD
חלון להתחייבויות מצד לקוחות	המחצית השנייה של 2026 עד המחצית הראשונה של 2027	B
ייצור ניסוי (Risk Production)	2028	EGBWS
ייצור בכמויות גדולות (HVM)	2029	EGBWS

טאן כינה את PDK 0.9 מעין “גביע קדוש” של תהליך 14A, והציג אותו כנקודת ביקורת מרכזית במגעים עם לקוחות ^W. לוח הזמנים הנוכחי משקף דחייה של בערך שנה לעומת הנחיות קודמות, שדיברו על תחילת ייצור ניסוי ב־2027 ^S.

איך Intel עומדת מול TSMC וסמסונג?

חברה	שם תהליך ה־1.4 ננומטר	ייצור ניסוי	ייצור בכמויות גדולות
Intel	14A / גרסת 14A2 המדווחת	2028	2029
TSMC	A14	לא צוין במקורות שסופקו	2028 BBT
Samsung	SF1.4	לא אושר במקורות שסופקו	לא אושר במקורות שסופקו

TSMC מתכננת להתחיל בייצור תהליך A14 בשנת 2028, לפי דיווח של Bloomberg ^B. מקורות נוספים תומכים ביעד של 2028 לייצור בכמויות גדולות ^BT. הגרסה הראשונה של A14 לא תכלול אספקת חשמל מהגב; גרסה עם מסילות מתח אחוריות, המכונה A14P, מתוכננת ל־2029 ^T.

במקרה של Samsung, המקורות מציבים את SF1.4 כחלק מהתחרות הרחבה על תהליכי 1.4 ננומטר, אך אינם מספקים לוח זמנים מאושר ועדכני לייצור ניסוי או לייצור המוני ^M.

השורה התחתונה: יעד הייצור בכמויות גדולות של Intel ב־2029 מפגר בכשנה אחרי יעד ה־2028 המדווח של TSMC עבור A14. מנגד, טאן אמר כי מבחינת Intel, לוח הזמנים של 14A מתיישר במידה רבה עם A14 של TSMC, ושני התהליכים ממוקמים באותה מחלקת 1.4 ננומטר ^W. בפועל, ההשוואה תלויה גם בקצב העלייה בתפוקה, בתשואה, בעלויות ובמספר הלקוחות שיאמצו כל תהליך — ולא רק בתאריך ההכרזה על ייצור.

Intel כבר מסתכלת מעבר ל־14A

לפי דיווחים, טאן אישר כי Intel כבר החלה לפתח שני תהליכים מעבר ל־14A ^G:

• 10A — תהליך במחלקת 1 ננומטר, שנמצא בשלבי פיתוח מוקדמים ^G.
• 7A — תהליך מתחת למחלקת 1 ננומטר, שגם הוא נמצא בשלבי פיתוח מוקדמים ^G.

טאן חשף זאת במהלך דיון על מפת הדרכים של Intel בכנס הטכנולוגיה, המדיה והתקשורת הגלובלי ה־54 של J.P. Morgan בבוסטון ^G. המשמעות היא שהחברה מתכננת רצף רב־דורי של תהליכי ייצור בעידן האנגסטרום, ולא מסתפקת ב־14A כיעד יחיד.

מה המשמעות עבור המירוץ?

14A הוא תהליך הדגל הבא של Intel אחרי 18A. הוא משלב טרנזיסטורי RibbonFET 2 בתצורת Gate-All-Around עם אספקת חשמל אחורית PowerDirect, ו־Intel טוענת לשיפור של עד 30% בצפיפות השבב לעומת 18A ^E.

אם 14A2 אכן יעבור לאספקת חשמל דו־צדדית ויצמצם את מרווח M0 לכ־21 ננומטר, הוא עשוי להפוך לגרסה צפופה יותר ואגרסיבית יותר של התהליך. אך נכון לעכשיו, היקף השיפור המדויק, המפרט הסופי והיכולת לייצר את התהליך בתפוקה מסחרית עדיין אינם מאושרים במלואם במקורות שסופקו.

במקביל, לוח הזמנים מציב את Intel בעמדה מאתגרת: PDK 0.9 באוקטובר 2026, ייצור ניסוי ב־2028 וייצור המוני ב־2029 ^EGBWS, לעומת ייצור A14 של TSMC ב־2028 ^BB. מעבר לאופק הקרוב, הפיתוח המוקדם של 10A ו־7A מצביע על כך ש־Intel מנסה לבנות מחדש מפת דרכים ארוכת טווח שתוכל להתחרות גם בדורות שיגיעו אחרי 1.4 ננומטר ^G.