הארכיטקטורה הדו־צדדית אמורה לאפשר מרווחי מתכת צפופים יותר וצפיפות טרנזיסטורים גבוהה מזו של 14A הבסיסי :

• מרווח מתכת M0 ב־14A: 28 ננומטר .
• היעד של 14A2: כ־21 ננומטר, באמצעות שיפורים הקשורים לחשיפה בדפוס כפול (Double Patterning) שהתאפשרו הודות לגישת אספקת החשמל הדו־צדדית .

Intel מצהירה כי 14A הבסיסי מסוגל לספק עד כ־30% שיפור בצפיפות השבב לעומת 18A . לכן, 14A2 עשוי להציע שיפור גדול יותר, אך במקורות הזמינים לא פורסם נתון רשמי ומדויק לצפיפות של 14A2 .

למה Intel שוקלת את השינוי?

המהלך מוצג כתגובה ישירה ללחץ התחרותי מצד TSMC A14 ומצד מאמצי Samsung SF1.4 . ככל שהמירוץ לתהליכי 1.4 ננומטר מתהדק, Intel זקוקה ליתרון מעבר לשיפורים שמציע 14A הבסיסי.

אספקת חשמל משני צדי השבב עשויה לשחרר מקום בשכבות המתכת ולסייע בהשגת מרווחים קטנים יותר. עם זאת, היא אינה פתרון פשוט: מרווח של 21 ננומטר עלול להגדיל את ההתנגדות החשמלית, ותשתיות המעבר הקיימות — לרבות nTSV — עשויות להתקשות להתמודד עם עומסי החשמל בצפיפות כזו .

לפי הדיווח, Intel בוחנת מבנה משולב שבו רשת אספקת החשמל האחורית תישאר מקור המתח העיקרי, בעוד שחלק מההספק ינותב גם לשכבות המתכת הקדמיות כדי לשמור על יציבות המערכת . חשוב להדגיש כי מדובר בפרטים מדווחים על גרסת 14A2, ולא במפרט מלא ש־Intel פרסמה באופן רשמי במקורות שסופקו.

לוח הזמנים של Intel 14A ו־14A2

מנכ״ל Intel, ליפ־בו טאן, סיפק הנחיות מעודכנות לגבי לוח הזמנים של התהליך. ערכת PDK היא חבילת הכלים, הנתונים וכללי התכנון שיצרניות שבבים זקוקות להם כדי לתכנן מוצרים עבור תהליך ייצור מסוים.

טאן כינה את PDK 0.9 מעין “גביע קדוש” של תהליך 14A, והציג אותו כנקודת ביקורת מרכזית במגעים עם לקוחות . לוח הזמנים הנוכחי משקף דחייה של בערך שנה לעומת הנחיות קודמות, שדיברו על תחילת ייצור ניסוי ב־2027 .

איך Intel עומדת מול TSMC וסמסונג?

TSMC מתכננת להתחיל בייצור תהליך A14 בשנת 2028, לפי דיווח של Bloomberg . מקורות נוספים תומכים ביעד של 2028 לייצור בכמויות גדולות . הגרסה הראשונה של A14 לא תכלול אספקת חשמל מהגב; גרסה עם מסילות מתח אחוריות, המכונה A14P, מתוכננת ל־2029 .

במקרה של Samsung, המקורות מציבים את SF1.4 כחלק מהתחרות הרחבה על תהליכי 1.4 ננומטר, אך אינם מספקים לוח זמנים מאושר ועדכני לייצור ניסוי או לייצור המוני .

השורה התחתונה: יעד הייצור בכמויות גדולות של Intel ב־2029 מפגר בכשנה אחרי יעד ה־2028 המדווח של TSMC עבור A14. מנגד, טאן אמר כי מבחינת Intel, לוח הזמנים של 14A מתיישר במידה רבה עם A14 של TSMC, ושני התהליכים ממוקמים באותה מחלקת 1.4 ננומטר . בפועל, ההשוואה תלויה גם בקצב העלייה בתפוקה, בתשואה, בעלויות ובמספר הלקוחות שיאמצו כל תהליך — ולא רק בתאריך ההכרזה על ייצור.

Intel כבר מסתכלת מעבר ל־14A

לפי דיווחים, טאן אישר כי Intel כבר החלה לפתח שני תהליכים מעבר ל־14A :

• 10A — תהליך במחלקת 1 ננומטר, שנמצא בשלבי פיתוח מוקדמים .
• 7A — תהליך מתחת למחלקת 1 ננומטר, שגם הוא נמצא בשלבי פיתוח מוקדמים .

טאן חשף זאת במהלך דיון על מפת הדרכים של Intel בכנס הטכנולוגיה, המדיה והתקשורת הגלובלי ה־54 של J.P. Morgan בבוסטון . המשמעות היא שהחברה מתכננת רצף רב־דורי של תהליכי ייצור בעידן האנגסטרום, ולא מסתפקת ב־14A כיעד יחיד.

מה המשמעות עבור המירוץ?

14A הוא תהליך הדגל הבא של Intel אחרי 18A. הוא משלב טרנזיסטורי RibbonFET 2 בתצורת Gate-All-Around עם אספקת חשמל אחורית PowerDirect, ו־Intel טוענת לשיפור של עד 30% בצפיפות השבב לעומת 18A .

אם 14A2 אכן יעבור לאספקת חשמל דו־צדדית ויצמצם את מרווח M0 לכ־21 ננומטר, הוא עשוי להפוך לגרסה צפופה יותר ואגרסיבית יותר של התהליך. אך נכון לעכשיו, היקף השיפור המדויק, המפרט הסופי והיכולת לייצר את התהליך בתפוקה מסחרית עדיין אינם מאושרים במלואם במקורות שסופקו.

במקביל, לוח הזמנים מציב את Intel בעמדה מאתגרת: PDK 0.9 באוקטובר 2026, ייצור ניסוי ב־2028 וייצור המוני ב־2029 , לעומת ייצור A14 של TSMC ב־2028 . מעבר לאופק הקרוב, הפיתוח המוקדם של 10A ו־7A מצביע על כך ש־Intel מנסה לבנות מחדש מפת דרכים ארוכת טווח שתוכל להתחרות גם בדורות שיגיעו אחרי 1.4 ננומטר .

הארכיטקטורה הדו־צדדית אמורה לאפשר מרווחי מתכת צפופים יותר וצפיפות טרנזיסטורים גבוהה מזו של 14A הבסיסי :

• מרווח מתכת M0 ב־14A: 28 ננומטר .
• היעד של 14A2: כ־21 ננומטר, באמצעות שיפורים הקשורים לחשיפה בדפוס כפול (Double Patterning) שהתאפשרו הודות לגישת אספקת החשמל הדו־צדדית .

Intel מצהירה כי 14A הבסיסי מסוגל לספק עד כ־30% שיפור בצפיפות השבב לעומת 18A . לכן, 14A2 עשוי להציע שיפור גדול יותר, אך במקורות הזמינים לא פורסם נתון רשמי ומדויק לצפיפות של 14A2 .

למה Intel שוקלת את השינוי?

המהלך מוצג כתגובה ישירה ללחץ התחרותי מצד TSMC A14 ומצד מאמצי Samsung SF1.4 . ככל שהמירוץ לתהליכי 1.4 ננומטר מתהדק, Intel זקוקה ליתרון מעבר לשיפורים שמציע 14A הבסיסי.

אספקת חשמל משני צדי השבב עשויה לשחרר מקום בשכבות המתכת ולסייע בהשגת מרווחים קטנים יותר. עם זאת, היא אינה פתרון פשוט: מרווח של 21 ננומטר עלול להגדיל את ההתנגדות החשמלית, ותשתיות המעבר הקיימות — לרבות nTSV — עשויות להתקשות להתמודד עם עומסי החשמל בצפיפות כזו .

לפי הדיווח, Intel בוחנת מבנה משולב שבו רשת אספקת החשמל האחורית תישאר מקור המתח העיקרי, בעוד שחלק מההספק ינותב גם לשכבות המתכת הקדמיות כדי לשמור על יציבות המערכת . חשוב להדגיש כי מדובר בפרטים מדווחים על גרסת 14A2, ולא במפרט מלא ש־Intel פרסמה באופן רשמי במקורות שסופקו.

לוח הזמנים של Intel 14A ו־14A2

מנכ״ל Intel, ליפ־בו טאן, סיפק הנחיות מעודכנות לגבי לוח הזמנים של התהליך. ערכת PDK היא חבילת הכלים, הנתונים וכללי התכנון שיצרניות שבבים זקוקות להם כדי לתכנן מוצרים עבור תהליך ייצור מסוים.

טאן כינה את PDK 0.9 מעין “גביע קדוש” של תהליך 14A, והציג אותו כנקודת ביקורת מרכזית במגעים עם לקוחות . לוח הזמנים הנוכחי משקף דחייה של בערך שנה לעומת הנחיות קודמות, שדיברו על תחילת ייצור ניסוי ב־2027 .

איך Intel עומדת מול TSMC וסמסונג?

TSMC מתכננת להתחיל בייצור תהליך A14 בשנת 2028, לפי דיווח של Bloomberg . מקורות נוספים תומכים ביעד של 2028 לייצור בכמויות גדולות . הגרסה הראשונה של A14 לא תכלול אספקת חשמל מהגב; גרסה עם מסילות מתח אחוריות, המכונה A14P, מתוכננת ל־2029 .

במקרה של Samsung, המקורות מציבים את SF1.4 כחלק מהתחרות הרחבה על תהליכי 1.4 ננומטר, אך אינם מספקים לוח זמנים מאושר ועדכני לייצור ניסוי או לייצור המוני .

השורה התחתונה: יעד הייצור בכמויות גדולות של Intel ב־2029 מפגר בכשנה אחרי יעד ה־2028 המדווח של TSMC עבור A14. מנגד, טאן אמר כי מבחינת Intel, לוח הזמנים של 14A מתיישר במידה רבה עם A14 של TSMC, ושני התהליכים ממוקמים באותה מחלקת 1.4 ננומטר . בפועל, ההשוואה תלויה גם בקצב העלייה בתפוקה, בתשואה, בעלויות ובמספר הלקוחות שיאמצו כל תהליך — ולא רק בתאריך ההכרזה על ייצור.

Intel כבר מסתכלת מעבר ל־14A

לפי דיווחים, טאן אישר כי Intel כבר החלה לפתח שני תהליכים מעבר ל־14A :

• 10A — תהליך במחלקת 1 ננומטר, שנמצא בשלבי פיתוח מוקדמים .
• 7A — תהליך מתחת למחלקת 1 ננומטר, שגם הוא נמצא בשלבי פיתוח מוקדמים .

טאן חשף זאת במהלך דיון על מפת הדרכים של Intel בכנס הטכנולוגיה, המדיה והתקשורת הגלובלי ה־54 של J.P. Morgan בבוסטון . המשמעות היא שהחברה מתכננת רצף רב־דורי של תהליכי ייצור בעידן האנגסטרום, ולא מסתפקת ב־14A כיעד יחיד.

מה המשמעות עבור המירוץ?

14A הוא תהליך הדגל הבא של Intel אחרי 18A. הוא משלב טרנזיסטורי RibbonFET 2 בתצורת Gate-All-Around עם אספקת חשמל אחורית PowerDirect, ו־Intel טוענת לשיפור של עד 30% בצפיפות השבב לעומת 18A .

אם 14A2 אכן יעבור לאספקת חשמל דו־צדדית ויצמצם את מרווח M0 לכ־21 ננומטר, הוא עשוי להפוך לגרסה צפופה יותר ואגרסיבית יותר של התהליך. אך נכון לעכשיו, היקף השיפור המדויק, המפרט הסופי והיכולת לייצר את התהליך בתפוקה מסחרית עדיין אינם מאושרים במלואם במקורות שסופקו.

במקביל, לוח הזמנים מציב את Intel בעמדה מאתגרת: PDK 0.9 באוקטובר 2026, ייצור ניסוי ב־2028 וייצור המוני ב־2029 , לעומת ייצור A14 של TSMC ב־2028 . מעבר לאופק הקרוב, הפיתוח המוקדם של 10A ו־7A מצביע על כך ש־Intel מנסה לבנות מחדש מפת דרכים ארוכת טווח שתוכל להתחרות גם בדורות שיגיעו אחרי 1.4 ננומטר .