Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6]. ארכיטקטורת LogicFolding משתמשת בערימה תלת ממדית של שכבות לוגיות פעולות ובחיבור היברידי (Hybrid Bonding) במרווח של...

Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026. Article summary: Here are the key findings from Huawei's Version 2 Tau (τ) Scaling Law paper, presented by He Tingbo at IEEE ISCAS 2026 in Shanghai.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an
בכנס IEEE International Symposium on Circuits and Systems (ISCAS) 2026 בשנחאי, הציגה He Tingbo, ראש חטיבת השבבים של Huawei, את גרסה 2 של חוק הסקלה Tau (τ) וחשפה נתוני ייצור מלאים של מעבד Kirin 2026 . Kirin 2026 הוא השבב המסחרי הראשון שאימץ את ארכיטקטורת LogicFolding, טכניקת ערימה תלת-ממדית שמשיגה שיפורי ביצועים משמעותיים מבלי להסתמך על טרנזיסטורים קטנים יותר או ליטוגרפיה EUV (קיצונית אולטרה-סגולה)
.
Huawei חשפה שבשש השנים האחרונות תכננה וייצרה 381 שבבים המבוססים על חוק הסקלה Tau, המיועדים לסמארטפונים, מאיצי AI, מערכות רכב ותשתיות . הנתונים העיקריים שדווחו ל-Kirin 2026 כוללים:
LogicFolding היא ארכיטקטורת שבב תלת-ממדית ש"מקפלת" מעגלים לוגיים משכבה מישורית אחת לשתי שכבות פעילות או יותר המוערמות אנכית . המנגנון העיקרי פועל דרך שני חידושים מקושרים:
ההשפעה המשולבת דוחסת ישירות את קבוע הזמן τ (עיכוב התפשטות האות) – מטרת האופטימיזציה המרכזית של חוק Tau Scaling – המאפשרת התקדמות מבלי להסתמך על טרנזיסטורים קטנים יותר . לדברי He Tingbo, בעוד שדורות קודמים לקחו שלוש שנים כדי להעלות את הצפיפות מ-126 ל-155 MTr/mm², LogicFolding השיגה את הקפיצה ל-238 MTr/mm² בדור אחד
.
Huawei השיגה 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²) על שבב Kirin 2026 מבלי לעבור לצומת ייצור קטן יותר . הצפיפות דומה לצפיפות בתהליכי 3nm של TSMC ו-18A של אינטל, והיא מושגת על תשתית ייצור סינית קיימת, המוערכת כתהליכים מבוססי DUV ברמת 7nm של SMIC
.
מגבלות הייצוא האמריקאיות מונעות מ-Huawei לרכוש את מכונות הליטוגרפיה EUV של ASML, הנדרשות ליצירת הטרנזיסטורים הקטנים ביותר מתחת ל-7nm. האסטרטגיה של Huawei עוקפת מגבלה זו דרך מספר טקטיקות מחוברות:
מנכ"ל NVIDIA, ג'נסן הואנג, אמר שחוק Tau Scaling מייצג "פריצת דרך", אך הוסיף שאינו "מהווה איום על TSMC" .
Huawei לא פרסמה נתוני benchmark בלתי תלויים או חשפה באיזה מפעל סיני ספציפי (המוערך כ-SMIC) מיוצר Kirin 2026 . מספר אנליסטים ופרסומים, כולל The Register ו-Tech Times, ציינו שיש להתייחס לטענות בזהירות עד שאימות מצד שלישי יאשר את הביצועים
. עד שיופיע אימות כזה, הנתונים המדווחים נותרו בגדר אפיון של Huawei עצמה.
Studio Global AI
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6].
Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6]. ארכיטקטורת LogicFolding משתמשת בערימה תלת ממדית של שכבות לוגיות פעולות ובחיבור היברידי (Hybrid Bonding) במרווח של 1.5 מיקרומטר, המקצר את נתיבי האותות ב 16–36% לעומת TSV רגילים ומקטין משמעותית את עיכוב ה RC, שהוא מרכיב...
השיפור בצפיפות הטרנזיסטורים הושג מבלי להקטין את גודל הטרנזיסטור עצמו (ללא מעבר לתהליך ייצור חדש), ובכך Huawei עוקפת את מגבלות הייצוא האמריקאיות המונעות ממנה לרכוש מכונות EUV.