Huawei Kirin 2026: ארכיטקטורת LogicFolding מקפיצה את צפיפות הטרנזיסטורים ב-53.5% – בלי ליטוגרפיה חדשה
Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6]. ארכיטקטורת LogicFolding משתמשת בערימה תלת ממדית של שכבות לוגיות פעולות ובחיבור היברידי (Hybrid Bonding) במרווח של...
פורסם על ידינערך באמצעות DeepSeek-V4-Flashהתמונות נוצרו באמצעות GPT Image 1.5
Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6].
ארכיטקטורת LogicFolding משתמשת בערימה תלת ממדית של שכבות לוגיות פעולות ובחיבור היברידי (Hybrid Bonding) במרווח של 1.5 מיקרומטר, המקצר את נתיבי האותות ב 16–36% לעומת TSV רגילים ומקטין משמעותית את עיכוב ה RC, שהוא מרכיב...
השיפור בצפיפות הטרנזיסטורים הושג מבלי להקטין את גודל הטרנזיסטור עצמו (ללא מעבר לתהליך ייצור חדש), ובכך Huawei עוקפת את מגבלות הייצוא האמריקאיות המונעות ממנה לרכוש מכונות EUV.
עם זאת, אין אימות בלתי תלוי לנתונים שפרסמה Huawei, וכמה אנליסטים קוראים לנקוט זהירות עד לבדיקות מצד שלישי [3][6][13][16].
Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026Conceptual diagram of LogicFolding, Huawei's 3D chip-stacking architecture that achieved a 53.5% transistor density boost in the Kirin 2026 chip without EUV lithography.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026. Article summary: Here are the key findings from Huawei's Version 2 Tau (τ) Scaling Law paper, presented by He Tingbo at IEEE ISCAS 2026 in Shanghai.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an
openai.com
בכנס IEEE International Symposium on Circuits and Systems (ISCAS) 2026 בשנחאי, הציגה He Tingbo, ראש חטיבת השבבים של Huawei, את גרסה 2 של חוק הסקלה Tau (τ) וחשפה נתוני ייצור מלאים של מעבד Kirin 2026 . Kirin 2026 הוא השבב המסחרי הראשון שאימץ את ארכיטקטורת LogicFolding, טכניקת ערימה תלת-ממדית שמשיגה שיפורי ביצועים משמעותיים מבלי להסתמך על טרנזיסטורים קטנים יותר או ליטוגרפיה EUV (קיצונית אולטרה-סגולה) .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Huawei Kirin 2026: ארכיטקטורת LogicFolding מקפיצה את צפיפות הטרנזיסטורים ב-53.5% – בלי ליטוגרפיה חדשה"?
Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6].
What are the key points to validate first?
Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6]. ארכיטקטורת LogicFolding משתמשת בערימה תלת ממדית של שכבות לוגיות פעולות ובחיבור היברידי (Hybrid Bonding) במרווח של 1.5 מיקרומטר, המקצר את נתיבי האותות ב 16–36% לעומת TSV רגילים ומקטין משמעותית את עיכוב ה RC, שהוא מרכיב...
What should I do next in practice?
השיפור בצפיפות הטרנזיסטורים הושג מבלי להקטין את גודל הטרנזיסטור עצמו (ללא מעבר לתהליך ייצור חדש), ובכך Huawei עוקפת את מגבלות הייצוא האמריקאיות המונעות ממנה לרכוש מכונות EUV.
Huawei Kirin 2026: ארכיטקטורת LogicFolding מקפיצה את צפיפות הטרנזיסטורים ב-53.5% – בלי ליטוגרפיה חדשה
Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6]. ארכיטקטורת LogicFolding משתמשת בערימה תלת ממדית של שכבות לוגיות פעולות ובחיבור היברידי (Hybrid Bonding) במרווח של...
פורסם על ידינערך באמצעות DeepSeek-V4-Flashהתמונות נוצרו באמצעות GPT Image 1.5
Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6].
ארכיטקטורת LogicFolding משתמשת בערימה תלת ממדית של שכבות לוגיות פעולות ובחיבור היברידי (Hybrid Bonding) במרווח של 1.5 מיקרומטר, המקצר את נתיבי האותות ב 16–36% לעומת TSV רגילים ומקטין משמעותית את עיכוב ה RC, שהוא מרכיב...
השיפור בצפיפות הטרנזיסטורים הושג מבלי להקטין את גודל הטרנזיסטור עצמו (ללא מעבר לתהליך ייצור חדש), ובכך Huawei עוקפת את מגבלות הייצוא האמריקאיות המונעות ממנה לרכוש מכונות EUV.
עם זאת, אין אימות בלתי תלוי לנתונים שפרסמה Huawei, וכמה אנליסטים קוראים לנקוט זהירות עד לבדיקות מצד שלישי [3][6][13][16].
Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026Conceptual diagram of LogicFolding, Huawei's 3D chip-stacking architecture that achieved a 53.5% transistor density boost in the Kirin 2026 chip without EUV lithography.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026. Article summary: Here are the key findings from Huawei's Version 2 Tau (τ) Scaling Law paper, presented by He Tingbo at IEEE ISCAS 2026 in Shanghai.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an
openai.com
בכנס IEEE International Symposium on Circuits and Systems (ISCAS) 2026 בשנחאי, הציגה He Tingbo, ראש חטיבת השבבים של Huawei, את גרסה 2 של חוק הסקלה Tau (τ) וחשפה נתוני ייצור מלאים של מעבד Kirin 2026 . Kirin 2026 הוא השבב המסחרי הראשון שאימץ את ארכיטקטורת LogicFolding, טכניקת ערימה תלת-ממדית שמשיגה שיפורי ביצועים משמעותיים מבלי להסתמך על טרנזיסטורים קטנים יותר או ליטוגרפיה EUV (קיצונית אולטרה-סגולה) .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Huawei Kirin 2026: ארכיטקטורת LogicFolding מקפיצה את צפיפות הטרנזיסטורים ב-53.5% – בלי ליטוגרפיה חדשה"?
Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6].
What are the key points to validate first?
Huawei הציגה נתוני ייצור מלאים לשבב Kirin 2026 בכנס IEEE ISCAS 2026: צפיפות של 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור [3][4][6]. ארכיטקטורת LogicFolding משתמשת בערימה תלת ממדית של שכבות לוגיות פעולות ובחיבור היברידי (Hybrid Bonding) במרווח של 1.5 מיקרומטר, המקצר את נתיבי האותות ב 16–36% לעומת TSV רגילים ומקטין משמעותית את עיכוב ה RC, שהוא מרכיב...
What should I do next in practice?
השיפור בצפיפות הטרנזיסטורים הושג מבלי להקטין את גודל הטרנזיסטור עצמו (ללא מעבר לתהליך ייצור חדש), ובכך Huawei עוקפת את מגבלות הייצוא האמריקאיות המונעות ממנה לרכוש מכונות EUV.
Huawei חשפה שבשש השנים האחרונות תכננה וייצרה 381 שבבים המבוססים על חוק הסקלה Tau, המיועדים לסמארטפונים, מאיצי AI, מערכות רכב ותשתיות . הנתונים העיקריים שדווחו ל-Kirin 2026 כוללים:
צפיפות טרנזיסטורים: 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור .
שיפור ביעילות אנרגטית: שיפור של 40–41% ביעילות ההספק של ליבות הביצועים .
תדר שעון מרבי: כ-3.1 GHz בליבות הביצועים .
יעד לדרך המלך: עד 2031, Huawei מצפה ששבבי הקצה שלה יגיעו לצפיפות טרנזיסטורים השקולה לתהליך 1.4 ננומטר (14 Å) .
כיצד LogicFolding משפרת את התפשטות האות עם מרווח חיבור של 1.5 מיקרומטר
LogicFolding היא ארכיטקטורת שבב תלת-ממדית ש"מקפלת" מעגלים לוגיים משכבה מישורית אחת לשתי שכבות פעילות או יותר המוערמות אנכית . המנגנון העיקרי פועל דרך שני חידושים מקושרים:
קיצור נתיבים קריטיים: על ידי פיזור נתיבים לוגיים קריטיים על פני שכבות מוערמות, המרחק הפיזי שאותות צריכים לעבור מצטמצם באופן דרמטי, מה שחותך את עיכוב ה-RC, המרכיב הדומיננטי בזמן התפשטות האות .
מרווח חיבור היברידי של 1.5 מיקרומטר: Kirin 2026 משתמש בארכיטקטורת ערימה תלת-ממדית עם מרווח חיבור של 1.5 מיקרומטר המאפשרת חיבור היברידי (Hybrid Bonding) מתקדם בין רקיקות . זה מספק בהשוואה ל-TSV (Through-Silicon Vias) טיפוסיים, ומאפשר פיצול עדין של ארכיטקטורות על פני רקיקות שונות, תוך אופטימיזציה נוספת של ניתוב .
ההשפעה המשולבת דוחסת ישירות את קבוע הזמן τ (עיכוב התפשטות האות) – מטרת האופטימיזציה המרכזית של חוק Tau Scaling – המאפשרת התקדמות מבלי להסתמך על טרנזיסטורים קטנים יותר . לדברי He Tingbo, בעוד שדורות קודמים לקחו שלוש שנים כדי להעלות את הצפיפות מ-126 ל-155 MTr/mm², LogicFolding השיגה את הקפיצה ל-238 MTr/mm² בדור אחד .
צפיפות טרנזיסטורים ללא תהליך ייצור קטן יותר
Huawei השיגה 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²) על שבב Kirin 2026 מבלי לעבור לצומת ייצור קטן יותר . הצפיפות דומה לצפיפות בתהליכי 3nm של TSMC ו-18A של אינטל, והיא מושגת על תשתית ייצור סינית קיימת, המוערכת כתהליכים מבוססי DUV ברמת 7nm של SMIC .
מדד
לפני LogicFolding
עם LogicFolding
שיפור
צפיפות טרנזיסטורים
155 MTr/mm²
238 MTr/mm²
+53.5–55%
יעילות אנרגטית (P-core)
בסיס
+40–41%
תדר שעון מרבי
~2.7 GHz (הערכה)
~3.1 GHz
תהליך ייצור
ללא שינוי
ללא שינוי
לא רלוונטי
כיצד אסטרטגיה זו עוזרת ל-Huawei לעקוף את מגבלות הייצוא האמריקאיות על EUV
מגבלות הייצוא האמריקאיות מונעות מ-Huawei לרכוש את מכונות הליטוגרפיה EUV של ASML, הנדרשות ליצירת הטרנזיסטורים הקטנים ביותר מתחת ל-7nm. האסטרטגיה של Huawei עוקפת מגבלה זו דרך מספר טקטיקות מחוברות:
הסטת המדד: חוק Tau Scaling מחליף את הסקלה הגיאומטרית (חוק מור) בסקלה מבוססת זמן, תוך אופטימיזציית עיכוב התפשטות האות (τ) באמצעות חדשנות ארכיטקטונית ותלת-ממדית במקום צמצום ליטוגרפי .
שיפורי צפיפות עצמאיים בליטוגרפיה: הגידול בצפיפות ב-LogicFolding נובע מערימה אנכית וקיצור חיבורים, לא מליטוגרפיה עדינה יותר. זה מאפשר ל-Huawei להפיק יותר ביצועים מתהליכי ייצור קיימים התואמים לסנקציות .
חיבור היברידי כתחליף ל-EUV: מרווח החיבור ההיברידי האגרסיבי של 1.5 מיקרומטר מספק חיבורים אנכיים בצפיפות גבוהה מבלי לדרוש ציוד EUV. חברת האנליסטים SemiAnalysis ציינה שזה עוקף את המתחרים בטכנולוגיית חיבור היברידי מתקדם .
מפת דרכים ל-1.4 ננומטר עד 2031: על ידי חידוד אינטגרציה תלת-ממדית בסגנון LogicFolding, Huawei טוענת שתוכל להגיע לצפיפות טרנזיסטורים השקולה לתהליך 1.4 ננומטר עד 2031, מבלי לקבל אי פעם גישה לכלי EUV .
מנכ"ל NVIDIA, ג'נסן הואנג, אמר שחוק Tau Scaling מייצג "פריצת דרך", אך הוסיף שאינו "מהווה איום על TSMC" .
אזהרה חשובה: אין אימות בלתי תלוי
Huawei לא פרסמה נתוני benchmark בלתי תלויים או חשפה באיזה מפעל סיני ספציפי (המוערך כ-SMIC) מיוצר Kirin 2026 . מספר אנליסטים ופרסומים, כולל The Register ו-Tech Times, ציינו שיש להתייחס לטענות בזהירות עד שאימות מצד שלישי יאשר את הביצועים . עד שיופיע אימות כזה, הנתונים המדווחים נותרו בגדר אפיון של Huawei עצמה.
theregister.comHuawei's chip law looks less like Moore and more like marketing
Huawei חשפה שבשש השנים האחרונות תכננה וייצרה 381 שבבים המבוססים על חוק הסקלה Tau, המיועדים לסמארטפונים, מאיצי AI, מערכות רכב ותשתיות . הנתונים העיקריים שדווחו ל-Kirin 2026 כוללים:
צפיפות טרנזיסטורים: 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²), עלייה של 53.5–55% לעומת 155 MTr/mm² בדור הקודם, באותו תהליך ייצור .
שיפור ביעילות אנרגטית: שיפור של 40–41% ביעילות ההספק של ליבות הביצועים .
תדר שעון מרבי: כ-3.1 GHz בליבות הביצועים .
יעד לדרך המלך: עד 2031, Huawei מצפה ששבבי הקצה שלה יגיעו לצפיפות טרנזיסטורים השקולה לתהליך 1.4 ננומטר (14 Å) .
כיצד LogicFolding משפרת את התפשטות האות עם מרווח חיבור של 1.5 מיקרומטר
LogicFolding היא ארכיטקטורת שבב תלת-ממדית ש"מקפלת" מעגלים לוגיים משכבה מישורית אחת לשתי שכבות פעילות או יותר המוערמות אנכית . המנגנון העיקרי פועל דרך שני חידושים מקושרים:
קיצור נתיבים קריטיים: על ידי פיזור נתיבים לוגיים קריטיים על פני שכבות מוערמות, המרחק הפיזי שאותות צריכים לעבור מצטמצם באופן דרמטי, מה שחותך את עיכוב ה-RC, המרכיב הדומיננטי בזמן התפשטות האות .
מרווח חיבור היברידי של 1.5 מיקרומטר: Kirin 2026 משתמש בארכיטקטורת ערימה תלת-ממדית עם מרווח חיבור של 1.5 מיקרומטר המאפשרת חיבור היברידי (Hybrid Bonding) מתקדם בין רקיקות . זה מספק בהשוואה ל-TSV (Through-Silicon Vias) טיפוסיים, ומאפשר פיצול עדין של ארכיטקטורות על פני רקיקות שונות, תוך אופטימיזציה נוספת של ניתוב .
ההשפעה המשולבת דוחסת ישירות את קבוע הזמן τ (עיכוב התפשטות האות) – מטרת האופטימיזציה המרכזית של חוק Tau Scaling – המאפשרת התקדמות מבלי להסתמך על טרנזיסטורים קטנים יותר . לדברי He Tingbo, בעוד שדורות קודמים לקחו שלוש שנים כדי להעלות את הצפיפות מ-126 ל-155 MTr/mm², LogicFolding השיגה את הקפיצה ל-238 MTr/mm² בדור אחד .
צפיפות טרנזיסטורים ללא תהליך ייצור קטן יותר
Huawei השיגה 238 מיליון טרנזיסטורים למילימטר רבוע (MTr/mm²) על שבב Kirin 2026 מבלי לעבור לצומת ייצור קטן יותר . הצפיפות דומה לצפיפות בתהליכי 3nm של TSMC ו-18A של אינטל, והיא מושגת על תשתית ייצור סינית קיימת, המוערכת כתהליכים מבוססי DUV ברמת 7nm של SMIC .
מדד
לפני LogicFolding
עם LogicFolding
שיפור
צפיפות טרנזיסטורים
155 MTr/mm²
238 MTr/mm²
+53.5–55%
יעילות אנרגטית (P-core)
בסיס
+40–41%
תדר שעון מרבי
~2.7 GHz (הערכה)
~3.1 GHz
תהליך ייצור
ללא שינוי
ללא שינוי
לא רלוונטי
כיצד אסטרטגיה זו עוזרת ל-Huawei לעקוף את מגבלות הייצוא האמריקאיות על EUV
מגבלות הייצוא האמריקאיות מונעות מ-Huawei לרכוש את מכונות הליטוגרפיה EUV של ASML, הנדרשות ליצירת הטרנזיסטורים הקטנים ביותר מתחת ל-7nm. האסטרטגיה של Huawei עוקפת מגבלה זו דרך מספר טקטיקות מחוברות:
הסטת המדד: חוק Tau Scaling מחליף את הסקלה הגיאומטרית (חוק מור) בסקלה מבוססת זמן, תוך אופטימיזציית עיכוב התפשטות האות (τ) באמצעות חדשנות ארכיטקטונית ותלת-ממדית במקום צמצום ליטוגרפי .
שיפורי צפיפות עצמאיים בליטוגרפיה: הגידול בצפיפות ב-LogicFolding נובע מערימה אנכית וקיצור חיבורים, לא מליטוגרפיה עדינה יותר. זה מאפשר ל-Huawei להפיק יותר ביצועים מתהליכי ייצור קיימים התואמים לסנקציות .
חיבור היברידי כתחליף ל-EUV: מרווח החיבור ההיברידי האגרסיבי של 1.5 מיקרומטר מספק חיבורים אנכיים בצפיפות גבוהה מבלי לדרוש ציוד EUV. חברת האנליסטים SemiAnalysis ציינה שזה עוקף את המתחרים בטכנולוגיית חיבור היברידי מתקדם .
מפת דרכים ל-1.4 ננומטר עד 2031: על ידי חידוד אינטגרציה תלת-ממדית בסגנון LogicFolding, Huawei טוענת שתוכל להגיע לצפיפות טרנזיסטורים השקולה לתהליך 1.4 ננומטר עד 2031, מבלי לקבל אי פעם גישה לכלי EUV .
מנכ"ל NVIDIA, ג'נסן הואנג, אמר שחוק Tau Scaling מייצג "פריצת דרך", אך הוסיף שאינו "מהווה איום על TSMC" .
אזהרה חשובה: אין אימות בלתי תלוי
Huawei לא פרסמה נתוני benchmark בלתי תלויים או חשפה באיזה מפעל סיני ספציפי (המוערך כ-SMIC) מיוצר Kirin 2026 . מספר אנליסטים ופרסומים, כולל The Register ו-Tech Times, ציינו שיש להתייחס לטענות בזהירות עד שאימות מצד שלישי יאשר את הביצועים . עד שיופיע אימות כזה, הנתונים המדווחים נותרו בגדר אפיון של Huawei עצמה.
theregister.comHuawei's chip law looks less like Moore and more like marketing
gadgets.beebom.comHuawei Unveils 'LogicFolding' to Produce 1.4nm ...
news.futunn.comHuawei's Tau Scaling: Chip Competition Shifts from 'Node' ...
huaweicentral.comHuawei Kirin 2026: Performance, Max Clock Frequency, and 5Ghz ...
news.cgtn.comJensen Huang on Huawei's 'Tau (τ) Scaling Law': 'A breakthrough, but no threat to TSMC'