גוגל עוברת לאינטל לאריזת TPU מהדור הבא: למה EMIB-T במקום CoWoS?

מדובר באסטרטגיית גיוון אספקה, לא בעריקה. שבב ה-TPU 8t (המיועד לאימון, training) צפוי להישאר עם CoWoS-S של TSMC . אינטל תטפל בכמחצית מהנפח הכולל של גוגל, המוערך בכ-6 מיליון יחידות TPU לאורך 2027–2028 . המהלך מסמן ניצחון משמעותי עבור חטיבת ה-foundry של אינטל, ומאותת שהאריזה המתקדמת שלה אמינה מספיק עבור לקוח ענק מהשורה הראשונה, ובמיוחד על רקע הדיווחים שגם Nvidia בוחנת את תהליך ה-18A של אינטל ואריזת EMIB לדור הבא של GPUs .

יתרונות טכניים של EMIB-T על פני CoWoS

EMIB הסטנדרטית שימשה שנים ב-FPGAs ובמעבדי Sapphire Rapids Xeon של אינטל, אך חסרה לה יכולת אספקת חשמל וקנה מידה של רטיקל (reticle) הנחוצים למאיצי AI עתירי הספק. EMIB-T פותרת זאת על ידי הוספת תוצרים דרך סיליקון (Through-Silicon Vias, TSVs) ישירות לתוך הגשרים המוטבעים, ומאפשרת אספקת חשמל אנכית ותמיכה ב-HBM4 . היתרונות הארכיטקטוניים העיקריים כוללים:

• אין אינטרפוזר סיליקון גדול – EMIB מטמיעה גשרים קטנים רק במקום שבו השבבים מתחברים, מה שמפחית עלויות חומר ומפשט את המבנה .
• התאמה טובה יותר להתפשטות תרמית – ללא אינטרפוזר גדול המשתרע על פני כל האריזה, אי-התאמות במקדם ההתפשטות התרמית (CTE) מצטמצמות .
• קנה מידה גדול יותר של רטיקל – EMIB-T יכולה לגדול מעבר למגבלת ה-3.3x רטיקל של CoWoS-S. אנליסטים של ברנשטיין מעריכים ש-EMIB-T תומכת בגודלי אריזה גדולים יותר מהיצע ה-CoWoS הנוכחי . אינטל הצהירה ש-EMIB תמכה בגודל רטיקל 6x ב-2024, והיא שואפת ל-8x ב-2026 ול-12x עד 2028 .
• תפוקה תיאורטית גבוהה יותר לאינטרפוזר – מכיוון שהגשרים קטנים וממוקדים, פגם בגשר אחד אינו פוסל את כל האינטרפוזר, כפי שיכול לקרות עם האינטרפוזר המונוליטי הגדול של CoWoS .
• קיבולת זמינה – קווי הייצור של EMIB באינטל עדיין לא מנוצלים במלואם, בעוד שכל חריץ CoWoS משמעותי נמכר מראש עד 2027 .

החיסרון: CoWoS עדיין מובילה בצפיפות רוחב פס מקסימלית ובקרבה ל-HBM עבור העיצובים האגרסיביים ביותר של AI . EMIB-T סוגרת את הפער אך עדיין לא עקפה את CoWoS בקצה הגבוה.

קנה מידה, תפוקה ופער 8 הנקודות

העסקה, שדווחה על ידי The Information ואושרה על ידי מורגן סטנלי, כוללת הזמנה של גוגל ליותר מ-3 מיליון יחידות TPU לייצור ב-2028 . זהו האתגר: אינטל חייבת לספק טכנולוגיה שמעולם לא נפרסה בקנה מידה כזה עבור לקוח חיצוני.

תפוקה (yield) היא נקודת המתח המרכזית. מינג-צ'י קואו היה הראשון שסימן שאריזת EMIB-T של אינטל השיגה תפוקה של כ-90% באימות טכני עבור Humufish TPU . עם זאת, תקן הייצור ההמוני הוא כ-98%, מה שמותיר פער קריטי של 8 נקודות אחוז . לשם השוואה, יעד התפוקה של TSMC עבור ה-CoWoS בגודל 5.5x רטיקל שלה ב-2026 מתחיל מ-98% . תפוקה של 90% פירושה ש-1 מתוך 10 מודולים מורכבים נפסל; 98% מורידה את זה ל-1 מתוך 50 .

אתגרים נוספים כוללים:

• סיכון ביצוע: סגן הנשיא של אינטל, ג'ון פיצר, הודה שציפיות ההרצה המוקדמות יותר לאריזה לשנת 2025 היו "אופטימיות מדי" . כמו כן, החברה החלה במיקור חוץ של חלק מייצור EMIB למתקן של Amkor בדרום קוריאה .
• לוח זמנים: ה-tape-out של Humufish TPU מתוכנן לסביבות סוף 2026, עם דגימות ייצור במחצית השנייה של 2027 .
• קנה מידה נפחי: קיבולת תהליך ה-18A של אינטל צפויה להכפיל את עצמה עד 2028, וקיבולת ה-Fab של Intel 3 באירלנד תגדל ב-80% באותה תקופה .

הסתירה האירונית: Diamond Rapids

ההיבט הבולט ביותר בסיפור זה הוא שאינטל זוכה בגוגל כלקוחה חיצונית ל-EMIB, בזמן שהיא מרחיקה את פלטפורמת ה-Xeon הדגלית שלה מ-EMIB. מעבד השרתים הבא של אינטל, Diamond Rapids (192 ליבות, צפוי ל-2026–2027), ישתמש ככל הנראה בממשק UCIe (Universal Chiplet Interconnect Express) בין שבבים על גבי מצע אורגני סטנדרטי במקום EMIB . ב-ISSCC, אינטל הדגימה קישור UCIe-S הפועל על מצע אורגני סטנדרטי בקצבים גבוהים, והשיגה קצב נתונים גבוה פי 3 וצפיפות רוחב פס גבוהה פי 2.8 מעיצוב מקביל ב-3nm .

המשמעות:

• Sapphire Rapids (2023) ו-Granite Rapids השתמשו ב-EMIB כדי לחבר שבבי חישוב.
• Diamond Rapids צפוי להשתמש בגישה פשוטה וזולה יותר של UCIe-על-מצע, תוך הימנעות מהמורכבות והעלות של EMIB .
• ובכל זאת, אינטל מוכרת כעת את אותה טכנולוגיית EMIB בדיוק לגוגל כחלופה פרימיום ל-CoWoS.

הסתירה מדגישה שהצעת הערך של EMIB תלויה בחדות במקרה השימוש: עבור מאיצי ה-AI הגדולים של גוגל, היא פותרת מחסור בקיבולת ומציעה קנה מידה חסכוני. עבור מעבדי Xeon של אינטל עצמה, ההתקדמות באיתות על מצע אורגני באמצעות UCIe הופכת את גישת הגשר המוטבע למיותרת ויקרה מדי עבור אריזות CPU בנפח גבוה .