גישת CXL DVSEC עוקבת אחר מפרט CXL r4.0, סעיף 8.1.3.8.2, ותומכת בערכי timeout מ-1 שנייה ועד למקסימום של 256 שניות . שימוש במעקר באגים ייעודי של אובונטו מאשר שאוגר ההיסט המשמש הוא
0x1C (אוגר נמוך CXL DVSEC Range 1) .
התיקון מתוזמן להכללה בליבת לינוקס 7.2 דרך מערכת המשנה VFIO . התיעוד של אנבידיה עצמה לפלטפורמת Vera מקשר גם דיונים רלוונטיים ב-LKML לגרסת הליבה המינימלית הנדרשת
.
נראה כי "Blackwell-Next" הוא שם קוד זמני למפתחים, ולא שם מוצר סופי. ניתוחים בתעשייה מצביעים על כך שהשם עשוי להתייחס ל-Blackwell Ultra (עדכון אמצע מחזור חיים) או לשמש כ-הכנה מוקדמת לארכיטקטורת Rubin GPU . התיקון מיועד ספציפית לפלטפורמות מרכזי נתונים מסוג Grace-Hopper/Blackwell (ולא ל-GPUs צרכניים מסוג GeForce), בהתאם למאיץ AI/HPC מהדור הבא
.
הרמז המכריע הוא מנגנון CXL DVSEC החדש. הוא מרמז על אינטגרציה הדוקה יותר של סמנטיקת זיכרון CXL — זיכרון HBM של ה-GPU מוצג כזיכרון המחובר ב-CXL במקום כזיכרון ממופה BAR0. זהו שינוי ארכיטקטוני משמעותי המתיישר ישירות עם מטרות העיצוב של פלטפורמת Vera Rubin, המתייחסת לכל מרכז הנתונים כיחידת מחשוב אחת .
פעילות מנהל התקן נפרדת ביוני 2026 מאשרת כי Rubin היא ארכיטקטורה נפרדת לחלוטין הנמצאת בפיתוח פעיל. קוד המקור הפתוח של מודול ליבת ה-GPU של אנבידיה ב-GitHub הוסיף מזהה מחלקה GPU_ARCHITECTURE_RUBIN_GR1XX (מחלקת ארכיטקטורה 0x1C0), נפרד מ-GB2XX (0x1B0) של Blackwell . זה מאשר שאנבידיה מפתחת תמיכת ליבה גם עבור Blackwell-Next וגם עבור Rubin במקביל.
אנבידיה פרסמה 12 קבוצות תיקוני מנהל התקן ליבה בקוד פתוח במהלך 2026 כדי לתמוך ב-GPUs החדשים ביותר שלה בלינוקס . זהו נוהג מבוסס של אנבידיה — החברה חושפת לעתים קרובות ארכיטקטורות GPU שטרם שוחררו דרך תיקוני מנהל התקן ליבה מוקדמים, חודשים לפני הכרזות חומרה רשמיות:
התיקון של Blackwell-Next משתלב בדפוס ברור: שם קוד זמני למפתחים המופיע בתיקון ליבת ייצור, ונותן אות מוקדם ואמין על מפת הדרכים של אנבידיה לפני שמותג רשמי חושף את שם המוצר הסופי.
Blackwell-Next מייצגת ככל הנראה את הצעד המעברי של אנבידיה לעבר פלטפורמת רובין המלאה. הפרט הארכיטקטוני הנראה בתיקונים — במיוחד המעבר ל-CXL DVSEC — מאשר שאנבידיה משקיעה רבות בסמנטיקת זיכרון CXL עבור מחשבי העל מהדור הבא שלה.