לפי Huawei, צפיפות הטרנזיסטורים ב־Kirin 2026 גדלה בכ־55%, בעוד שבבדיקות ביצועים זהים ההספק ירד ב־66% ב־NPU, ב־58% ב־GPU וב־41% בליבת הביצועים של ה־CPU. ב־NPU, Huawei מייחסת את השיפור לקיצור מסלולים קריטיים: ב־29 TOPS היא מדווחת על תדר שעון נמוך ב־63%, ירידת מתח מ־0.85 וולט ל־0.55 וולט וכ־73% פחות צפיפות הספק.
פורסם על ידינערך באמצעות GPT-5.6 Terraהתמונות נוצרו באמצעות GPT Image 2
Research answer

Create a landscape editorial hero image for this Studio Global article: How does He Tingbo’s September 2026 ChinaXiv paper on shipping-path Huawei Kirin 2026 silicon use measured results to support the Tau (τ) Sc. Article summary: The paper’s central empirical claim is not that stacking automatically cools logic, but that, in this implementation, folding reduced enough wiring and clock-distribution energy to more than offset higher device density.. Topic tags: general, academic, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, char
המאמר של חה טינגבו מציג את Kirin 2026 כמבחן האמפירי הראשון לגישת τ (טאו) Scaling של Huawei. הטענה אינה שאינטגרציה אנכית מקררת שבב מעצם קיומה. הטענה היא ש־LogicFolding יכולה לקצר די הצורך את מסלולי האות ואת עלות הפצת השעון, כך ששבב צפוף יותר יבצע אותה עבודה בפחות הספק. הנתונים הזמינים הם מדידות של החברה מתוך preprint, ולא אישור תרמי עצמאי. 1
4
Huawei משווה את Kirin 2026 לתכנון המישורי הקודם ומדווחת על עלייה בצפיפות מכ־155 מיליון לכ־238 מיליון טרנזיסטורים לממ״ר — גידול של כ־55%. בבדיקות של ביצועים זהים, החברה מדווחת על ירידה בהספק של: 1
2
המספרים האלה עומדים בלב התשובה לחשש שלפיו יותר לוגיקה תלת־ממדית פירושה בהכרח יותר חום. אם אותה עבודה מושלמת בפחות הספק, ייתכן שגם סך האנרגיה התרמית שיש לפנות יהיה נמוך יותר בנקודת הפעולה הזו. אבל מכאן לא נובע שכל עומס עבודה, כל מארז או כל נקודה חמה יהיו קרירים יותר. 1
6
באותו עומס של 29 TOPS, Huawei מדווחת שה־NPU של Kirin 2026 פעל בתדר שעון נמוך ב־63%, כשהמתח ירד מ־0.85 וולט ל־0.55 וולט, וצפיפות ההספק הייתה נמוכה בכ־73%. בנקודת פעולה שמכוונת לביצועים, ה־NPU דווח כמגיע עד 70 TOPS. 1
20
ההיגיון הטכני פשוט: כאשר מסלולים קצרים יותר מצמצמים את ההשהיה בנתיב הקריטי, למתכננים נוצר מרווח תזמון. אפשר לנצל אותו כדי להוריד תדר ובעיקר מתח, תוך שמירה על אותה תפוקה. מאחר שההספק הדינמי תלוי במידה רבה במתח ובתדר, הירידות הללו עשויות להצטבר לחיסכון אנרגטי משמעותי.
נתון ה־70 TOPS מדגים גם את הבחירה ההפוכה: אפשר להשקיע את אותו מרווח תזמון בביצועים גבוהים יותר במקום בחיסכון באנרגיה. לכן τ Scaling אינו חוק אוטומטי להפחתת הספק.
ב־GPU, Huawei מדווחת על שמירה על 61 פריימים לשנייה במתח נמוך בכ־200 mV, ועל ירידה של 58% בהספק בביצועים תואמים. 3
21
ה־NPU וה־GPU מקביליים מאוד ותלויים בהעברות נתונים רבות ובהפצת שעון רחבה. לכן סביר שהם ירוויחו במיוחד מתכנון פיזי שמקצר קישורים ארוכים. לעומתם, ליבת CPU לביצועים כוללת תלות מורכבת יותר בבקרה, במטמונים ובמגבלות השהיה. זו פרשנות הנדסית סבירה ליתרון המדווח הקטן יותר — 41% — ולא ניתוח סיבתי שאומת באופן בלתי תלוי. 1
ב־LogicFolding, חלקים ממעגל שהיה בעיקרו מישורי מחולקים בין שכבות פעילות אנכיות המחוברות באמצעות hybrid bonding. המטרה היא להפוך חלק מהחיבורים האופקיים הארוכים לחיבורים אנכיים קצרים. Huawei מגדירה את τ כזמן התפשטות האות בנתיב הקריטי, ואת LogicFolding כאמצעי לדחיסת ההשהיה הזו. 1
4
לפי המאמר, אורך החיווט במסלולים מקופלים מתקצר בדרך כלל ב־20%, ועד 70% בנתיבים קריטיים. בבלוק שנבדק, חיווט השעון התקצר ב־28%, ומספר מאגרי השעון ירד מכ־43,600 לכ־19,000. 1
המשמעות אינה רק מהירות. פחות חיווט ופחות buffering עשויים להפחית את הקיבול שיש לטעון ולפרוק, ולכן גם את האנרגיה של קישורי הגומלין ושל הפצת השעון. זהו המסלול הטכני שבאמצעותו Huawei קושרת בין נתיבים קריטיים קצרים יותר לבין מתח והספק נמוכים יותר.
מרווח חיבורי ה־hybrid bonding המדווח, 1.5 מיקרון, וכ־50 מיליון חיבורים אנכיים, מצביעים על אינטגרציה צפופה ועדינה — ולא רק על ערימה פשוטה של שבבים נפרדים. מרווח קטן יותר עשוי, עקרונית, להעביר עוד חיבורים לכיוון האנכי, אך גם מגדיל את אתגרי הייצור והתכנון. 14
יחידת ה־DSP היא ההסתייגות החשובה ביותר בקריאה האופטימית של התוצאות. מימוש מקופל מוקדם דווח כמפחית את ההספק הכולל ב־25%, אך מגדיל את צפיפות ההספק ב־24%, מפני שהשטח הצטמצם מהר יותר מההספק. 20
22
כאן חשוב להבחין בין שני מושגים שמתבלבלים ביניהם לעיתים:
המדד השני קריטי לנקודות חמות ולמגבלות תרמיות מקומיות. Huawei מציגה עבור ה־DSP של Kirin 2027 ירידה של 47% בהספק וצפיפות נמוכה מקו הבסיס המישורי, אך יש להתייחס לכך כאל יעד עתידי או תוצאה מדווחת מאוחרת יותר — לא כהוכחה עבור Kirin 2026. 20
25
הנתונים תומכים בטענה מצומצמת: במימוש זה ובתנאי עומסי העבודה שנבדקו בביצועים תואמים, ארגון מחדש של קישורי הגומלין אפשר, לכאורה, גם צפיפות גבוהה יותר וגם הספק נמוך יותר בכמה בלוקים חשובים. זה מצביע על נתיב אפשרי לשיפורים בעידן שאחרי חוק מור, בלי מעבר מיידי לצומת ליתוגרפי חדש. 1
4
הם אינם מוכיחים כי:
Huawei מתייחסת ל־τ כמשתנה תכנון מרכזי במקום להסתמך רק על מזעור גאומטרי: זמן התפשטות קצר יותר מעניק יותר אפשרויות בין צריכת חשמל לביצועים. אולם אם כל מרווח התזמון ינוצל לתדר גבוה יותר, היתרון האנרגטי והתרמי עלול להצטמצם או להיעלם.
נותרו גם קשיים הנדסיים מהותיים: עיוות פרוסות (wafer warpage), יישור מדויק בין השכבות, השפעת פגמים ו־yield במרווחי bonding צפופים יותר, אספקת מתח, שלמות אות, וכלי EDA שצריכים לייעל במקביל אילוצים תרמיים, חשמליים ופיזיים. לכן Kirin 2026 הוא סימן מעניין לכך שאינטגרציה תלת־ממדית עשויה לשמש ליעילות אנרגטית — לא הוכחה סופית שבעיית החום של לוגיקה תלת־ממדית נפתרה. 1
6
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
לפי Huawei, צפיפות הטרנזיסטורים ב־Kirin 2026 גדלה בכ־55%, בעוד שבבדיקות ביצועים זהים ההספק ירד ב־66% ב־NPU, ב־58% ב־GPU וב־41% בליבת הביצועים של ה־CPU.
לפי Huawei, צפיפות הטרנזיסטורים ב־Kirin 2026 גדלה בכ־55%, בעוד שבבדיקות ביצועים זהים ההספק ירד ב־66% ב־NPU, ב־58% ב־GPU וב־41% בליבת הביצועים של ה־CPU. ב־NPU, Huawei מייחסת את השיפור לקיצור מסלולים קריטיים: ב־29 TOPS היא מדווחת על תדר שעון נמוך ב־63%, ירידת מתח מ־0.85 וולט ל־0.55 וולט וכ־73% פחות צפיפות הספק.
יחידת ה־DSP היא האזהרה המרכזית: ההספק הכולל ירד לפי הדיווח ב־25%, אך צפיפות ההספק עלתה ב־24% — תזכורת לכך שפחות ואטים אינם מבטיחים פחות נקודות חמות מקומיות.
לפי Huawei, צפיפות הטרנזיסטורים ב־Kirin 2026 גדלה בכ־55%, בעוד שבבדיקות ביצועים זהים ההספק ירד ב־66% ב־NPU, ב־58% ב־GPU וב־41% בליבת הביצועים של ה־CPU. ב־NPU, Huawei מייחסת את השיפור לקיצור מסלולים קריטיים: ב־29 TOPS היא מדווחת על תדר שעון נמוך ב־63%, ירידת מתח מ־0.85 וולט ל־0.55 וולט וכ־73% פחות צפיפות הספק.
פורסם על ידינערך באמצעות GPT-5.6 Terraהתמונות נוצרו באמצעות GPT Image 2
Research answer

Create a landscape editorial hero image for this Studio Global article: How does He Tingbo’s September 2026 ChinaXiv paper on shipping-path Huawei Kirin 2026 silicon use measured results to support the Tau (τ) Sc. Article summary: The paper’s central empirical claim is not that stacking automatically cools logic, but that, in this implementation, folding reduced enough wiring and clock-distribution energy to more than offset higher device density.. Topic tags: general, academic, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, char
המאמר של חה טינגבו מציג את Kirin 2026 כמבחן האמפירי הראשון לגישת τ (טאו) Scaling של Huawei. הטענה אינה שאינטגרציה אנכית מקררת שבב מעצם קיומה. הטענה היא ש־LogicFolding יכולה לקצר די הצורך את מסלולי האות ואת עלות הפצת השעון, כך ששבב צפוף יותר יבצע אותה עבודה בפחות הספק. הנתונים הזמינים הם מדידות של החברה מתוך preprint, ולא אישור תרמי עצמאי. 1
4
Huawei משווה את Kirin 2026 לתכנון המישורי הקודם ומדווחת על עלייה בצפיפות מכ־155 מיליון לכ־238 מיליון טרנזיסטורים לממ״ר — גידול של כ־55%. בבדיקות של ביצועים זהים, החברה מדווחת על ירידה בהספק של: 1
2
המספרים האלה עומדים בלב התשובה לחשש שלפיו יותר לוגיקה תלת־ממדית פירושה בהכרח יותר חום. אם אותה עבודה מושלמת בפחות הספק, ייתכן שגם סך האנרגיה התרמית שיש לפנות יהיה נמוך יותר בנקודת הפעולה הזו. אבל מכאן לא נובע שכל עומס עבודה, כל מארז או כל נקודה חמה יהיו קרירים יותר. 1
6
באותו עומס של 29 TOPS, Huawei מדווחת שה־NPU של Kirin 2026 פעל בתדר שעון נמוך ב־63%, כשהמתח ירד מ־0.85 וולט ל־0.55 וולט, וצפיפות ההספק הייתה נמוכה בכ־73%. בנקודת פעולה שמכוונת לביצועים, ה־NPU דווח כמגיע עד 70 TOPS. 1
20
ההיגיון הטכני פשוט: כאשר מסלולים קצרים יותר מצמצמים את ההשהיה בנתיב הקריטי, למתכננים נוצר מרווח תזמון. אפשר לנצל אותו כדי להוריד תדר ובעיקר מתח, תוך שמירה על אותה תפוקה. מאחר שההספק הדינמי תלוי במידה רבה במתח ובתדר, הירידות הללו עשויות להצטבר לחיסכון אנרגטי משמעותי.
נתון ה־70 TOPS מדגים גם את הבחירה ההפוכה: אפשר להשקיע את אותו מרווח תזמון בביצועים גבוהים יותר במקום בחיסכון באנרגיה. לכן τ Scaling אינו חוק אוטומטי להפחתת הספק.
ב־GPU, Huawei מדווחת על שמירה על 61 פריימים לשנייה במתח נמוך בכ־200 mV, ועל ירידה של 58% בהספק בביצועים תואמים. 3
21
ה־NPU וה־GPU מקביליים מאוד ותלויים בהעברות נתונים רבות ובהפצת שעון רחבה. לכן סביר שהם ירוויחו במיוחד מתכנון פיזי שמקצר קישורים ארוכים. לעומתם, ליבת CPU לביצועים כוללת תלות מורכבת יותר בבקרה, במטמונים ובמגבלות השהיה. זו פרשנות הנדסית סבירה ליתרון המדווח הקטן יותר — 41% — ולא ניתוח סיבתי שאומת באופן בלתי תלוי. 1
ב־LogicFolding, חלקים ממעגל שהיה בעיקרו מישורי מחולקים בין שכבות פעילות אנכיות המחוברות באמצעות hybrid bonding. המטרה היא להפוך חלק מהחיבורים האופקיים הארוכים לחיבורים אנכיים קצרים. Huawei מגדירה את τ כזמן התפשטות האות בנתיב הקריטי, ואת LogicFolding כאמצעי לדחיסת ההשהיה הזו. 1
4
לפי המאמר, אורך החיווט במסלולים מקופלים מתקצר בדרך כלל ב־20%, ועד 70% בנתיבים קריטיים. בבלוק שנבדק, חיווט השעון התקצר ב־28%, ומספר מאגרי השעון ירד מכ־43,600 לכ־19,000. 1
המשמעות אינה רק מהירות. פחות חיווט ופחות buffering עשויים להפחית את הקיבול שיש לטעון ולפרוק, ולכן גם את האנרגיה של קישורי הגומלין ושל הפצת השעון. זהו המסלול הטכני שבאמצעותו Huawei קושרת בין נתיבים קריטיים קצרים יותר לבין מתח והספק נמוכים יותר.
מרווח חיבורי ה־hybrid bonding המדווח, 1.5 מיקרון, וכ־50 מיליון חיבורים אנכיים, מצביעים על אינטגרציה צפופה ועדינה — ולא רק על ערימה פשוטה של שבבים נפרדים. מרווח קטן יותר עשוי, עקרונית, להעביר עוד חיבורים לכיוון האנכי, אך גם מגדיל את אתגרי הייצור והתכנון. 14
יחידת ה־DSP היא ההסתייגות החשובה ביותר בקריאה האופטימית של התוצאות. מימוש מקופל מוקדם דווח כמפחית את ההספק הכולל ב־25%, אך מגדיל את צפיפות ההספק ב־24%, מפני שהשטח הצטמצם מהר יותר מההספק. 20
22
כאן חשוב להבחין בין שני מושגים שמתבלבלים ביניהם לעיתים:
המדד השני קריטי לנקודות חמות ולמגבלות תרמיות מקומיות. Huawei מציגה עבור ה־DSP של Kirin 2027 ירידה של 47% בהספק וצפיפות נמוכה מקו הבסיס המישורי, אך יש להתייחס לכך כאל יעד עתידי או תוצאה מדווחת מאוחרת יותר — לא כהוכחה עבור Kirin 2026. 20
25
הנתונים תומכים בטענה מצומצמת: במימוש זה ובתנאי עומסי העבודה שנבדקו בביצועים תואמים, ארגון מחדש של קישורי הגומלין אפשר, לכאורה, גם צפיפות גבוהה יותר וגם הספק נמוך יותר בכמה בלוקים חשובים. זה מצביע על נתיב אפשרי לשיפורים בעידן שאחרי חוק מור, בלי מעבר מיידי לצומת ליתוגרפי חדש. 1
4
הם אינם מוכיחים כי:
Huawei מתייחסת ל־τ כמשתנה תכנון מרכזי במקום להסתמך רק על מזעור גאומטרי: זמן התפשטות קצר יותר מעניק יותר אפשרויות בין צריכת חשמל לביצועים. אולם אם כל מרווח התזמון ינוצל לתדר גבוה יותר, היתרון האנרגטי והתרמי עלול להצטמצם או להיעלם.
נותרו גם קשיים הנדסיים מהותיים: עיוות פרוסות (wafer warpage), יישור מדויק בין השכבות, השפעת פגמים ו־yield במרווחי bonding צפופים יותר, אספקת מתח, שלמות אות, וכלי EDA שצריכים לייעל במקביל אילוצים תרמיים, חשמליים ופיזיים. לכן Kirin 2026 הוא סימן מעניין לכך שאינטגרציה תלת־ממדית עשויה לשמש ליעילות אנרגטית — לא הוכחה סופית שבעיית החום של לוגיקה תלת־ממדית נפתרה. 1
6
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
לפי Huawei, צפיפות הטרנזיסטורים ב־Kirin 2026 גדלה בכ־55%, בעוד שבבדיקות ביצועים זהים ההספק ירד ב־66% ב־NPU, ב־58% ב־GPU וב־41% בליבת הביצועים של ה־CPU.
לפי Huawei, צפיפות הטרנזיסטורים ב־Kirin 2026 גדלה בכ־55%, בעוד שבבדיקות ביצועים זהים ההספק ירד ב־66% ב־NPU, ב־58% ב־GPU וב־41% בליבת הביצועים של ה־CPU. ב־NPU, Huawei מייחסת את השיפור לקיצור מסלולים קריטיים: ב־29 TOPS היא מדווחת על תדר שעון נמוך ב־63%, ירידת מתח מ־0.85 וולט ל־0.55 וולט וכ־73% פחות צפיפות הספק.
יחידת ה־DSP היא האזהרה המרכזית: ההספק הכולל ירד לפי הדיווח ב־25%, אך צפיפות ההספק עלתה ב־24% — תזכורת לכך שפחות ואטים אינם מבטיחים פחות נקודות חמות מקומיות.