Puces d’IA : comment les accélérateurs américains et chinois se comparent

La course mondiale à la puissance de calcul pour l’intelligence artificielle se joue largement entre deux écosystèmes technologiques : celui des États‑Unis et celui de la Chine. Les entreprises américaines dominent aujourd’hui le marché des accélérateurs haut de gamme avec des acteurs comme AMD, Nvidia ou Google, tandis que la Chine développe ses propres solutions via Huawei, Biren ou Cambricon.

Ces processeurs spécialisés — appelés accélérateurs d’IA — sont conçus pour entraîner et exécuter des modèles de machine learning à très grande échelle, notamment les modèles de langage géants (LLM), les systèmes de recommandation ou la recherche scientifique.

Mais la compétition ne se joue pas uniquement sur la puissance brute. Les performances réelles dépendent aussi de la mémoire haute bande passante (HBM), de la capacité à connecter des milliers de puces en clusters, des procédés de fabrication et de l’écosystème logiciel.

---

Principales puces au cœur de la rivalité

États‑Unis

• AMD Instinct MI325X
• Google TPU v6e (Trillium)

Chine

• Huawei Ascend 910 (et 910C)
• Biren BR100 / BR104
• Cambricon MLU370‑X8

Ces processeurs ciblent principalement les centres de données et les infrastructures d’IA à grande échelle.

---

Comparaison technique des accélérateurs

Puce	Pays / Entreprise	Architecture / procédé	Puissance de calcul	Mémoire	Bande passante mémoire	Consommation	Particularités
AMD Instinct MI325X	États‑Unis / AMD	Architecture CDNA3	~1,3 PFLOPS FP16 (2,6 PFLOPS FP8 avec sparsité)	256 Go HBM3E	~6 To/s	jusqu’à ~750–1000 W	Capacité mémoire très élevée adaptée aux grands modèles.
Google TPU v6e (Trillium)	États‑Unis / Google	Architecture TPU propriétaire	918 TFLOPS bf16 par puce	32 Go HBM	~1,6 To/s	non précisé	Conçu pour fonctionner en pods TPU jusqu’à 256 puces.
Huawei Ascend 910	Chine / Huawei	Architecture Da Vinci, ~7 nm	~256 TFLOPS FP16	mémoire HBM	~1,2 To/s	~350 W	Accélérateur IA phare lancé en 2019.
Huawei Ascend 910C	Chine / Huawei	Conception chiplet (deux dies 910B)	~800 TFLOPS FP16 estimés	~96–128 Go HBM	~3,2 To/s	~310 W	Version destinée à rivaliser avec les GPU d’entraînement IA.
Biren BR100	Chine / Biren	GPU multi‑dies, TSMC 7 nm CoWoS	256 TFLOPS FP32 / ~2 048 TOPS INT8	64 Go HBM2E	~2,3 To/s	~550 W	GPU data center avec ~77 milliards de transistors.
Biren BR104	Chine / Biren	GPU monolithique	~128 TFLOPS FP32	32 Go HBM2E	~819 Go/s	~300 W	Version plus compacte pour cartes PCIe.
Cambricon MLU370‑X8	Chine / Cambricon	Architecture MLUarch03, 7 nm	24 TFLOPS FP32 / 96 TFLOPS FP16 / 256 TOPS INT8	48 Go LPDDR5	~614 Go/s	~250 W	Interconnexion MLU‑Link pour clusters multi‑cartes.

---

Architecture et puissance de calcul

Les accélérateurs américains affichent actuellement certaines des performances théoriques les plus élevées pour l’entraînement d’IA.

• L’AMD Instinct MI325X atteint environ 1,3 pétaflops en FP16, ce qui en fait l’un des accélérateurs les plus puissants disponibles pour l’entraînement de grands modèles.
• Le Google TPU v6e fournit 918 téraflops en bf16 par puce, et peut être déployé en clusters TPU interconnectés dans le cloud.

Du côté chinois, les fabricants cherchent à réduire cet écart.

• Le Huawei Ascend 910C est estimé à environ 800 TFLOPS FP16, grâce à une conception à deux chiplets dérivée des versions précédentes.
• Le Biren BR100 vise également le haut de gamme avec 256 TFLOPS FP32 et jusqu’à 2 048 TOPS INT8 pour les charges d’IA.

Le Cambricon MLU370‑X8, quant à lui, cible des charges mixtes d’entraînement et d’inférence avec 96 TFLOPS FP16 et 256 TOPS INT8.

---

Mémoire et bande passante

Les modèles d’IA modernes déplacent d’énormes volumes de données entre mémoire et unités de calcul. La mémoire HBM (High Bandwidth Memory) est donc un facteur clé.

• AMD MI325X : 256 Go de HBM3E et environ 6 To/s de bande passante, parmi les plus élevées du marché.
• Google TPU v6e : 32 Go de HBM avec environ 1,6 To/s.
• Huawei Ascend 910C : environ 3,2 To/s de bande passante mémoire selon certaines estimations.
• Biren BR100 : 64 Go de HBM2E avec jusqu’à 2,3 To/s de bande passante.

Plus la bande passante est élevée, plus les opérations matricielles — cœur des modèles d’IA — peuvent être exécutées rapidement.

---

Interconnexion et calcul distribué

Dans la pratique, l’entraînement d’un modèle d’IA se fait rarement sur une seule puce. Les centres de données connectent des centaines voire des milliers d’accélérateurs.

• Les TPU v6e utilisent l’interconnexion ICI, permettant de former des pods pouvant contenir jusqu’à 256 puces.
• Les accélérateurs Cambricon reposent sur MLU‑Link, offrant 200 Go/s de communication entre cartes pour l’entraînement distribué.
• Les GPU Biren intègrent également des liaisons haute vitesse pour relier plusieurs accélérateurs dans un cluster.

Aujourd’hui, la conception des clusters et des réseaux d’interconnexion est presque aussi importante que la puissance brute d’une puce individuelle.

---

Fabrication et chaînes d’approvisionnement

Les performances et l’efficacité énergétique dépendent fortement du procédé de fabrication.

• Plusieurs puces chinoises, comme le Biren BR100, ont été fabriquées avec le procédé 7 nm de TSMC et des technologies d’encapsulation avancées comme CoWoS.
• Les modèles plus récents de Huawei utilisent des procédés 7 nm de SMIC, parfois combinés avec des wafers produits avant les restrictions américaines.

À l’inverse, les puces conçues aux États‑Unis bénéficient généralement d’un accès plus large aux technologies de fabrication les plus avancées et à des chaînes d’approvisionnement internationales.

---

Écosystèmes logiciels

La performance d’une puce ne dépend pas seulement du matériel.

Les plateformes américaines disposent d’écosystèmes logiciels très matures :

• CUDA pour les GPU Nvidia
• ROCm pour AMD
• La pile logicielle TPU de Google Cloud

Huawei développe pour sa part CANN (Compute Architecture for Neural Networks) afin de soutenir l’écosystème logiciel autour des puces Ascend.

Les frameworks, bibliothèques et outils de développement influencent fortement l’adoption par les chercheurs et les entreprises.

---

Ce que révèle la comparaison

Plusieurs tendances apparaissent dans la génération actuelle d’accélérateurs d’IA :

• Leadership en performance brute : les puces américaines affichent aujourd’hui certaines des performances et capacités mémoire les plus élevées documentées.
• Stratégie d’indépendance technologique : la Chine développe plusieurs familles d’accélérateurs (Ascend, Biren, Cambricon) pour réduire sa dépendance aux technologies étrangères.
• Compétition au niveau des systèmes : la bataille ne se joue plus seulement au niveau de la puce, mais aussi dans la capacité à assembler des super‑clusters d’IA.

En pratique, la domination future dans le calcul pour l’intelligence artificielle dépendra autant des écosystèmes logiciels, des capacités industrielles et des architectures de clusters que des téraflops affichés sur une fiche technique.