Puces d’IA : comment les accélérateurs américains et chinois se comparent

Architecture et puissance de calcul

Les accélérateurs américains affichent actuellement certaines des performances théoriques les plus élevées pour l’entraînement d’IA.

• L’AMD Instinct MI325X atteint environ 1,3 pétaflops en FP16, ce qui en fait l’un des accélérateurs les plus puissants disponibles pour l’entraînement de grands modèles.
• Le Google TPU v6e fournit 918 téraflops en bf16 par puce, et peut être déployé en clusters TPU interconnectés dans le cloud.

Du côté chinois, les fabricants cherchent à réduire cet écart.

• Le Huawei Ascend 910C est estimé à environ 800 TFLOPS FP16, grâce à une conception à deux chiplets dérivée des versions précédentes.
• Le Biren BR100 vise également le haut de gamme avec 256 TFLOPS FP32 et jusqu’à 2 048 TOPS INT8 pour les charges d’IA.

Le Cambricon MLU370‑X8, quant à lui, cible des charges mixtes d’entraînement et d’inférence avec 96 TFLOPS FP16 et 256 TOPS INT8.

Mémoire et bande passante

Les modèles d’IA modernes déplacent d’énormes volumes de données entre mémoire et unités de calcul. La mémoire HBM (High Bandwidth Memory) est donc un facteur clé.

• AMD MI325X : 256 Go de HBM3E et environ 6 To/s de bande passante, parmi les plus élevées du marché.
• Google TPU v6e : 32 Go de HBM avec environ 1,6 To/s.
• Huawei Ascend 910C : environ 3,2 To/s de bande passante mémoire selon certaines estimations.
• Biren BR100 : 64 Go de HBM2E avec jusqu’à 2,3 To/s de bande passante.

Plus la bande passante est élevée, plus les opérations matricielles — cœur des modèles d’IA — peuvent être exécutées rapidement.

Interconnexion et calcul distribué

Dans la pratique, l’entraînement d’un modèle d’IA se fait rarement sur une seule puce. Les centres de données connectent des centaines voire des milliers d’accélérateurs.

• Les TPU v6e utilisent l’interconnexion ICI, permettant de former des pods pouvant contenir jusqu’à 256 puces.
• Les accélérateurs Cambricon reposent sur MLU‑Link, offrant 200 Go/s de communication entre cartes pour l’entraînement distribué.
• Les GPU Biren intègrent également des liaisons haute vitesse pour relier plusieurs accélérateurs dans un cluster.

Aujourd’hui, la conception des clusters et des réseaux d’interconnexion est presque aussi importante que la puissance brute d’une puce individuelle.

Fabrication et chaînes d’approvisionnement

Les performances et l’efficacité énergétique dépendent fortement du procédé de fabrication.

• Plusieurs puces chinoises, comme le Biren BR100, ont été fabriquées avec le procédé 7 nm de TSMC et des technologies d’encapsulation avancées comme CoWoS.
• Les modèles plus récents de Huawei utilisent des procédés 7 nm de SMIC, parfois combinés avec des wafers produits avant les restrictions américaines.

À l’inverse, les puces conçues aux États‑Unis bénéficient généralement d’un accès plus large aux technologies de fabrication les plus avancées et à des chaînes d’approvisionnement internationales.

Écosystèmes logiciels

La performance d’une puce ne dépend pas seulement du matériel.

Les plateformes américaines disposent d’écosystèmes logiciels très matures :

• CUDA pour les GPU Nvidia
• ROCm pour AMD
• La pile logicielle TPU de Google Cloud

Huawei développe pour sa part CANN (Compute Architecture for Neural Networks) afin de soutenir l’écosystème logiciel autour des puces Ascend.

Les frameworks, bibliothèques et outils de développement influencent fortement l’adoption par les chercheurs et les entreprises.

Ce que révèle la comparaison

Plusieurs tendances apparaissent dans la génération actuelle d’accélérateurs d’IA :

• Leadership en performance brute : les puces américaines affichent aujourd’hui certaines des performances et capacités mémoire les plus élevées documentées.
• Stratégie d’indépendance technologique : la Chine développe plusieurs familles d’accélérateurs (Ascend, Biren, Cambricon) pour réduire sa dépendance aux technologies étrangères.
• Compétition au niveau des systèmes : la bataille ne se joue plus seulement au niveau de la puce, mais aussi dans la capacité à assembler des super‑clusters d’IA.

En pratique, la domination future dans le calcul pour l’intelligence artificielle dépendra autant des écosystèmes logiciels, des capacités industrielles et des architectures de clusters que des téraflops affichés sur une fiche technique.