À FMS 2026, Samsung mise sur la mémoire 3D et verrouille ses clients de l’IA

Le procédé se distingue de l’empilement NAND conventionnel : les cellules mémoire et les circuits périphériques sont fabriqués séparément, puis assemblés verticalement grâce à une technologie de wafer bonding, ou liaison de wafers . Samsung s’appuie également sur une structure en trois empilements pour atteindre cette hauteur .

Selon le fabricant, cette approche augmente la densité mémoire d’environ 58 % par rapport à la génération V9 . Elle doit aussi améliorer les performances de lecture, d’écriture et d’entrées-sorties, tout en réduisant la consommation électrique . À ce stade, il s’agit toutefois d’un prototype présenté dans le cadre de la feuille de route du groupe.

zHBM : la mémoire HBM passe au-dessus de l’accélérateur d’IA

La démonstration la plus spectaculaire de Samsung est probablement zHBM. Dans les architectures HBM actuelles, les piles de mémoire sont généralement placées à côté du processeur ou de l’accélérateur sur un interposeur en silicium. Le concept zHBM propose au contraire de les empiler directement au-dessus de l’accélérateur d’IA .

Cette disposition verticale repose elle aussi sur des procédés avancés de liaison de wafers. En raccourcissant le trajet des données entre la mémoire et le calcul, Samsung affirme que zHBM pourrait offrir :

• environ 8 fois les performances de la HBM5 ;
• plus de 10 fois sa densité mémoire ;
• une efficacité énergétique multipliée par 3 ;
• une résistance thermique réduite de plus de la moitié .

Ces chiffres sont les estimations communiquées par Samsung pour cette architecture conceptuelle, et non les résultats d’un produit disponible sur le marché. zHBM a été montré sous la forme d’un modèle physique (mock-up) et aucun calendrier de commercialisation n’a été fourni . Si elle était industrialisée, cette approche pourrait également remettre en cause le rôle de l’interposeur en silicium, utilisé jusqu’ici pour les générations HBM .

zNAND-O : une NAND verticale pour l’IA en périphérie

Samsung a également présenté zNAND-O, une architecture conceptuelle combinant sa technologie V-NAND avec des vias traversants en silicium — les TSV, pour Through-Silicon Vias. Elle permettrait d’empiler verticalement quatre ou huit puces NAND dans un même boîtier .

L’objectif est de répondre aux besoins de l’IA en périphérie (edge AI), c’est-à-dire aux traitements effectués au plus près des appareils et des sources de données. Samsung met en avant un meilleur usage de l’espace, des entrées-sorties plus rapides et une latence réduite . Comme zHBM, zNAND-O reste un concept : aucune date précise de commercialisation n’a été annoncée .

HBM4E, HBM5 et traitement directement en mémoire

Sur son stand, Samsung a aussi exposé des échantillons de HBM4E, l’étape suivante de sa feuille de route HBM, ainsi que des modèles conceptuels de HBM5 .

Le groupe indique avoir commencé en février 2026 la production de masse de HBM4, basée sur sa DRAM 1c et une technologie de puce en 4 nanomètres. En mai, il affirme être devenu le premier fabricant à livrer des échantillons HBM4E à des clients internationaux . La production de masse de HBM4E est visée pour 2027, avec un procédé de liaison hybride de quatrième génération .

Samsung a par ailleurs démontré la LPDDR5X-PIM. Le sigle PIM, pour Processing-in-Memory, désigne une mémoire capable d’effectuer certaines opérations directement au sein du composant. En limitant les allers-retours de données entre la mémoire, le processeur et le processeur graphique, cette technologie pourrait améliorer l’efficacité de certaines charges d’inférence IA et réduire leur consommation .

Le fabricant a enfin montré ses plateformes SSD professionnelles PM1763 et BM1773, conçues pour les infrastructures d’IA .

Samsung reprend la tête du marché de la DRAM

Cette offensive technologique intervient alors que Samsung a retrouvé la première place du marché mondial de la DRAM. D’après Counterpoint Research, le groupe représentait 39 % du marché en valeur au deuxième trimestre 2026, devant SK hynix à 26 % et Micron à 25 % .

La progression de Samsung a été soutenue par la demande en DRAM standard et par l’augmentation de sa production de HBM. À l’inverse, SK hynix a été confronté à une évolution moins favorable des prix de la HBM. Son chiffre d’affaires a pourtant progressé de 214 % sur un an, mais sa part de marché est passée de 39 % au deuxième trimestre 2025 à 26 % un an plus tard . Samsung reprend ainsi la première position après que SK hynix l’a brièvement occupée lors de trimestres précédents .

Des contrats de cinq ans pour sécuriser la demande liée à l’IA

Le changement ne concerne pas uniquement les produits. Lors de la présentation de ses résultats du deuxième trimestre, le 30 juillet, Samsung a annoncé vouloir placer 60 à 70 % de sa capacité totale de production mémoire sous des accords d’approvisionnement de long terme, ou LTA (Long-Term Agreements) .

Le dispositif repose sur une structure dite « 5-year rolling » : une période de base de cinq ans, prolongée chaque année par de nouvelles négociations . Les contrats prévoient également des acomptes versés à l’avance. Samsung a indiqué avoir déjà reçu environ un quart du montant total des avances prévues .

Les clauses tarifaires rapportées donnent un avantage important au fournisseur : les baisses de prix seraient plafonnées à 5 % par trimestre, tandis que la possibilité d’une hausse resterait largement ouverte .

Samsung affirme avoir déjà conclu des LTA avec cinq grands opérateurs mondiaux de centres de données et être en phase finale de négociation avec cinq autres acteurs . Plusieurs sources citent notamment AWS, Microsoft, Google Cloud, Meta et Oracle, mais les détails des contrats restent couverts par des accords de confidentialité . À titre de comparaison, Micron vise environ 50 % de ses ventes dans le cadre de ses Strategic Customer Agreements .

Pour Samsung, ce modèle permet de sécuriser une partie de la demande et de mieux planifier les investissements industriels. Pour les clients, il offre davantage de visibilité sur les approvisionnements dans un marché où les besoins des centres de données d’IA augmentent rapidement, mais il réduit aussi leur flexibilité face à l’évolution des prix et des technologies.

Une compétition qui s’étend à toute la hiérarchie mémoire

Samsung n’était pas le seul fabricant à présenter une évolution importante de la mémoire pour l’IA à FMS 2026.

• SK hynix et Sandisk ont dévoilé les premières spécifications du High Bandwidth Flash (HBF), une catégorie destinée à se placer entre la HBM et les SSD. Le standard prévoit jusqu’à 512 Go, des empilements de puces NAND de 8 ou 16 niveaux et une bande passante comprise entre environ 0,4 et 3,0 To/s, avec l’interface UCIe . Google et Tenstorrent participent également au consortium HBF .
• Kioxia a présenté ses SSD NVMe GP1 PCIe 6.0, optimisés pour l’accès direct des GPU, ainsi que ses gammes professionnelles CM10 et NX1, compatibles avec le refroidissement liquide direct . L’entreprise a aussi partagé une présentation avec Nvidia sur le stockage flash destiné aux infrastructures d’IA .
• Micron a indiqué que son SSD professionnel 9650 PCIe 6.0 était déjà en production de masse depuis février 2026, ce qui en ferait le premier SSD PCIe 6.0 commercial .
• SK hynix a également exposé une NAND 4D de dixième génération à 375 couches, avec une efficacité énergétique annoncée 2,5 fois supérieure .

Ce qu’il faut retenir

Le message de Samsung à FMS 2026 dépasse la simple annonce de nouvelles puces. Avec zHBM et zNAND-O, le groupe défend une vision où les composants mémoire sont empilés au plus près du calcul ou regroupés dans des boîtiers plus denses. Le V10 BV-NAND montre, lui, comment Samsung veut continuer à augmenter la capacité de stockage malgré les limites de l’empilement traditionnel.

En parallèle, les accords de long terme pourraient modifier la relation entre fabricants de mémoire et géants du cloud. Avec une cible de 60 à 70 % de sa capacité sous contrat, Samsung cherche à transformer la pénurie de mémoire pour l’IA en demande garantie sur plusieurs années. Face à lui, SK hynix, Sandisk, Kioxia et Micron développent leurs propres briques — HBM, HBF, NAND et SSD PCIe 6.0 — pour occuper chaque niveau de la future architecture mémoire des centres de données.