Samsung a dévoilé pour la première fois une maquette de sa mémoire HBM5 au Computex 2026, avec un die de base en 2 nm, des em pilements 12, 16 et 20 couches, et une production en série visée vers 2028 [1][3][9]. La grande nouveauté est la technologie de refroidissement « Heat Path Block » (HPB) qui crée des chemins...

Create a landscape editorial hero image for this Studio Global article: What key details about Samsung's HBM5 memory chip were revealed at Computex 2026, including its 2nm base die, Heat Path Block (HPB) thermal. Article summary: ## Samsung HBM5 Revealed at Computex 2026. Topic tags: general, general web, user generated. Reference image context from search candidates: Reference image 1: visual subject "Samsung Electronics unveiled the first physical model of its next-generation AI memory, HBM5, at Computex 2026 in Taipei, signaling an aggressive push to dominate the market. The s" source context "Samsung Unveils HBM5 Model, Loads Up with 2nm and HPB for Next-Gen Leadership — BigGo Finance" Reference image 2: visual subject "### **Semiconductor Research**. ### **Display Research**. ### **Green Energy Research**. TrendForce News operates independently from our research team, curating key s
Samsung Electronics a dévoilé pour la première fois une maquette physique de sa puce mémoire de nouvelle génération HBM5 au salon Computex 2026 de Taipei . Cette annonce place le géant coréen en concurrence directe avec son rival SK Hynix pour sécuriser l'approvisionnement en mémoires des cartes graphiques IA de Nvidia. Plus qu'une course à la bande passante, c'est désormais la maîtrise de la chaleur qui est devenue le principal enjeu de performance
.
Lors du salon, le directeur technique de Samsung, Song Jai-hyuk, a présenté les trois innovations majeures de cette mémoire HBM de 8e génération :
Côté calendrier, Samsung a déjà expédié des échantillons de HBM4E de 12 couches en mai 2026, et la production de masse de la HBM5 est attendue autour de 2028 . Le déploiement final de la technologie HPB pourrait être accéléré selon la demande des clients et l'évolution du marché
.
Le Computex 2026 a mis en lumière les stratégies radicalement opposées des deux leaders mondiaux de la mémoire HBM :
La stratégie de Samsung : Créer un « super-écart technologique » en sautant une génération de procédé de gravure et en introduisant le HPB pour s'imposer comme le fournisseur le plus avancé . Cette annonce fait suite à une première victoire de Samsung, qui avait été le premier à produire en masse la HBM4
.
La riposte de SK Hynix : Miser sur sa position dominante actuelle et sa capacité de production massive. Selon Counterpoint Research, SK Hynix détenait 58 % du marché mondial de la HBM au premier trimestre 2026, contre 21 % pour Samsung . Lors du même événement, le président de SK, Chey Tae-won, a promis de doubler sa capacité de production de wafers en cinq ans, anticipant une pénurie de mémoires jusqu'en 2030
.
La position de Nvidia : Le PDG Jensen Huang a publiquement salué le succès de SK Hynix durant le Computex, sans faire la moindre mention de Samsung . Ce silence souligne l'emprise actuelle de SK Hynix en tant que principal fournisseur de HBM pour les GPU IA de Nvidia. Néanmoins, Nvidia est connu pour mener une stratégie de double approvisionnement afin de maintenir un rapport de force avec ses fournisseurs, gardant ainsi Samsung dans la course
.
Le passage à des em-pilements de 16 et 20 couches de HBM a fait de la dissipation de la chaleur un goulet d'étranglement majeur pour les performances des accélérateurs IA . Les puces HBM sont empilées verticalement et intégrées aux processeurs logiques, si bien que la chaleur emprisonnée entre les couches dégrade l'intégrité du signal, augmente la consommation d'énergie et réduit la durée de vie.
Le HPB de Samsung s'attaque à ce problème au niveau même de l'architecture. Plutôt que de se reposer uniquement sur des systèmes de refroidissement externes, le HPB crée des routes de transfert de chaleur dédiées à travers la couche physique (PHY) de la puce, évacuant l'énergie thermique plus efficacement hors de l'em-pilement . Samsung a déclaré avoir déjà validé cette conception sur la HBM4E, confirmant son intégrité structurelle, la stabilité de l'encapsulage et les performances thermiques
.
SK Hynix cherche aussi à sécuriser des technologies de refroidissement de nouvelle génération, mais le pari public de Samsung sur le HPB signale sa conviction qu'une innovation thermique — et pas seulement la hauteur d'em-pilement — peut renverser l'avantage logistique de son rival . Avec un marché de la HBM vendu jusqu'en 2026 et des feuilles de route d'accélérateurs IA toujours plus gourmandes, le gagnant de la bataille du refroidissement remportera peut-être la place dans les prochaines générations de puces Nvidia « Rubin » et au-delà.
Studio Global AI
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
Samsung a dévoilé pour la première fois une maquette de sa mémoire HBM5 au Computex 2026, avec un die de base en 2 nm, des em pilements 12, 16 et 20 couches, et une production en série visée vers 2028 [1][3][9].
Samsung a dévoilé pour la première fois une maquette de sa mémoire HBM5 au Computex 2026, avec un die de base en 2 nm, des em pilements 12, 16 et 20 couches, et une production en série visée vers 2028 [1][3][9]. La grande nouveauté est la technologie de refroidissement « Heat Path Block » (HPB) qui crée des chemins de dissipation thermique dédiés entre les puces pour résoudre le problème de surchauffe des mémoires IA toujours...
Cette annonce place Samsung en compétition frontale avec SK Hynix, qui domine actuellement le marché (58 % de parts) et reste le fournisseur privilégié de Nvidia, dont le PDG a publiquement salué le succès en ignorant...