TSMC dévoile CoPoS : son plan secret pour défier l'avance de Samsung dans l'encapsulation sur panneaux

L'industrie des semi-conducteurs est en pleine révolution du « packaging », et le géant taïwanais TSMC place un pari majeur sur l'encapsulation au niveau des panneaux (Panel-Level Packaging ou PLP) pour briser l'avance de Samsung et résoudre la pénurie chronique de sa technologie phare, le CoWoS. Au cœur de cette offensive se trouve CoPoS (Chip-on-Panel-on-Substrate, ou « puce sur panneau sur substrat »), une plateforme qui remplace les galettes de silicium rondes par des panneaux carrés, permettant d'intégrer plus de puces à moindre coût. La ligne pilote est opérationnelle, mais la route vers la production de masse est semée d'embûches .

CoPoS : l'arme fatale de TSMC face aux limites du CoWoS

CoPoS est la réponse de TSMC aux limites de mise à l'échelle de l'encapsulation traditionnelle sur wafers (galettes). Au lieu d'utiliser des galettes rondes de 300 mm, elle exploite des panneaux carrés de 310 mm × 310 mm, avec à terme des dimensions encore plus grandes. Ce changement géométrique est crucial : passer du rond au carré augmente radicalement la surface utilisable, ce qui permet de placer beaucoup plus de puces par substrat et de réduire le coût unitaire .

Cette technologie fusionne l'approche mature CoWoS de TSMC avec les techniques de packaging « fan-out » sur panneaux (FOPLP). Le résultat est une plateforme pensée dès le départ pour les interposeurs de taille extrême et l'intégration de chiplets qu'exigeront la prochaine génération de GPU IA et d'ASIC (circuits intégrés sur mesure) . Nvidia, le leader des puces d'intelligence artificielle, est perçu comme un client clé : CoPoS devrait équiper ses futurs processeurs d'IA de l'ère « post-Blackwell », baptisée Rubin . TSMC a d'ailleurs dévoilé sa gamme CoPoS de 310 mm × 310 mm lors de son symposium technologique Amérique du Nord en 2025, visant des premières livraisons d'ici fin 2028 .

Un calendrier à deux vitesses : la ligne pilote est prête, la production de masse fait débat

Le déploiement de CoPoS se fait sur deux fronts distincts. Le premier, la ligne pilote, a respecté son calendrier. Les équipements ont été livrés à l'équipe R&D dès février 2026, et la ligne complète, située dans l'usine de Longtan de sa filiale VisEra, a été achevée en juin 2026 . Lors de l'assemblée générale des actionnaires le 4 juin 2026, le PDG C.C. Wei a officiellement confirmé que la ligne pilote est active et que la validation des équipements et des processus est en cours .

Le second front, celui de la fabrication en volume, est bien plus flou. La fourchette la plus souvent évoquée par les analystes de la chaîne d'approvisionnement est fin 2028 – premier semestre 2029, avec une production à grande échelle prévue sur le site AP7 de TSMC à Chiayi, à Taïwan . Certaines sources évoquent même des expéditions dès la fin 2028 .

Cependant, un rapport contradictoire d'avril 2026, cité par le média spécialisé DigiTimes, suggère que la production de masse a été repoussée au quatrième trimestre 2030, soit environ deux ans plus tard que prévu. La cause ? Des défis techniques persistants liés à l'« uniformité » et à la « déformation » (warpage) des panneaux .

Face à ces enjeux, TSMC n'en démord pas : ses dépenses d'investissement dans le packaging avancé devraient encore croître à un rythme annuel de 24 % jusqu'en 2027 .

La constitution d'une chaîne d'approvisionnement locale

TSMC ne développe pas CoPoS tout seul. Le groupe construit activement un écosystème complet de matériaux, composants et équipements, et a déjà commencé à qualifier des fournisseurs taïwanais . Début 2026, ce qu'on appelle à Taïwan « l'équipe nationale de l'encapsulation avancée » s'est élargie avec l'arrivée de deux nouvelles entreprises locales dans la boucle CoPoS, un signal fort de la volonté de TSMC de sécuriser ses approvisionnements .

La rivalité frontale avec Samsung

Aujourd'hui, Samsung est le leader incontesté de l'encapsulation sur panneaux. Le géant coréen commercialise cette technologie depuis des années pour ses processeurs mobiles et ses circuits de gestion d'énergie. Il développe même une technologie de « système sur panneau » (SoP) sur très grande surface, visant des clients comme Tesla . Sa plateforme actuelle, le FOPLP, offre des avantages concrets : un format jusqu'à 40 % plus petit et des performances thermiques 15 % supérieures par rapport aux techniques classiques .

TSMC a pris du retard, ne lançant des travaux sérieux qu'en 2024 . CoPoS représente une contre-attaque chirurgicale. Plutôt que de rivaliser sur les puces mobiles ou les composants basiques, TSMC conçoit CoPoS spécifiquement pour les plus gros et complexes processeurs d'IA – les GPU Nvidia et les ASIC des géants du cloud qui définiront l'architecture des data centers pour la prochaine décennie . Si TSMC parvient à résoudre les problèmes techniques et à tenir le créneau 2028-2029, il pourrait sérieusement éroder l'avantage du pionnier Samsung avec une plateforme taillée pour l'ère de l'IA.

Un marché colossal dopé par l'IA

Le marché du packaging avancé vit ce que les analystes appellent un « cycle doré », où le volume et les prix augmentent simultanément, portés par la seule demande en puissance de calcul IA . Les chiffres parlent d'eux-mêmes :

• En 2026, le marché mondial du packaging avancé devrait peser entre 44 et 59 milliards de dollars selon les estimations, Sigmaintell Consulting tablant sur 58,7 milliards de dollars .
• À plus long terme, les projections varient : le marché de l'encapsulation 2.5D/3D pourrait à lui seul atteindre 80,5 milliards de dollars d'ici 2033 (Bloomberg Intelligence), tandis que l'ensemble du marché du packaging avancé pourrait représenter jusqu'à 94,3 milliards de dollars en 2034 .
• Le segment spécifique aux puces d'IA, évalué à environ 7,5 milliards de dollars en 2025, devrait atteindre 22,5 milliards de dollars d'ici 2035 .

Malgré une expansion rapide des capacités, l'offre en technologies 2.5D et 3D reste sous tension. Le cabinet Sigmaintell estime que le déséquilibre persistera jusqu'à la fin 2027 . CoPoS est la réponse à long terme de TSMC à cette pénurie – un moyen de briser ce plafond de verre et de libérer des capacités que l'infrastructure CoWoS actuelle ne peut tout simplement pas fournir.

Une inconnue décisive

La plus grande variable de toute cette feuille de route n'est pas la demande du marché, mais l'ingénierie. La capacité de TSMC à résoudre les problèmes d'uniformité et de déformation des panneaux déterminera si CoPoS s'impose comme un concurrent redoutable d'ici la fin de la décennie, ou s'il dérive vers 2030 . À la mi-2026, un constat s'impose : la ligne pilote est prête, la chaîne d'approvisionnement se structure et l'argent est sur la table. Le reste dépendra des courbes de rendement que TSMC parviendra à extraire de ses panneaux carrés.