Huawei dévoile la loi de mise à l'échelle Tau et l'architecture LogicFolding pour viser des puces équivalentes à 1,4 nm d'ici 2031
La nouvelle loi Tau (τ) de Huawei remplace la miniaturisation géométrique des transistors par une optimisation basée sur le temps, tandis que son architecture LogicFolding empile les circuits logiques en 3D pour augme... Les analystes qualifient ce changement de potentiel « moment DeepSeek » pour l'industrie chinois...
La nouvelle loi Tau (τ) de Huawei remplace la miniaturisation géométrique des transistors par une optimisation basée sur le temps, tandis que son architecture LogicFolding empile les circuits logiques en 3D pour augme...
Les analystes qualifient ce changement de potentiel « moment DeepSeek » pour l'industrie chinoise des puces, car c'est la première fois qu'un cadre chinois vise à guider le développement mondial des semi conducteurs p...
Réserve importante : une densité de transistors équivalente obtenue par empilement 3D ne garantit pas des performances, une efficacité énergétique ou des rendements de fabrication identiques à ceux d'une véritable gra...
What is the significance of Huawei's unveiling of the Tau (τ) Scaling Law, and how does this architectural workaround to bypass US sanctionsHuawei's Tau Scaling Law and LogicFolding architecture aim to achieve 1.4nm-equivalent chip density by 2031 using only DUV lithography tools, bypassing US sanctions on EUV equipment. [Image: AI-generated illustration]
Prompt IA
Create a landscape editorial hero image for this Studio Global article: What is the significance of Huawei's unveiling of the Tau (τ) Scaling Law, and how does this architectural workaround to bypass US sanctions. Article summary: On May 25, 2026, at the IEEE International Symposium on Circuits and Systems in Shanghai, Huawei unveiled the **Tau (τ) Scaling Law** — a new semiconductor development principle that replaces traditional geometric transi. Topic tags: general, general web, user generated. Reference image context from search candidates: Reference image 1: visual subject "### China’s Huawei unveils new sanctions-busting chip architecture that replaces Moore’s Law. Chinese electronics giant Huawei Technologies Co. Ltd. today unveiled a new chip desig" source context "China's Huawei unveils new sanctions-busting chip architecture that replaces Moore's Law - SiliconANGLE" Reference i
openai.com
Lors du symposium international IEEE sur les circuits et les systèmes (ISCAS) 2026 à Shanghai le 25 mai, He Tingbo, membre du conseil d'administration de Huawei et présidente de la division semi-conducteurs, a dévoilé un cadre qui pourrait redéfinir l'approche du géant chinois — et potentiellement de toute l'industrie chinoise des puces — en matière de développement de semi-conducteurs avancés .
Au lieu de poursuivre la course à la finesse de gravure toujours plus poussée selon la traditionnelle loi de Moore, la loi de mise à l'échelle Tau (τ) de Huawei donne la priorité à la compression du délai de propagation du signal à travers toute la pile informatique . Ce passage d'une mise à l'échelle géométrique à une mise à l'échelle temporelle n'est pas une simple opération de rebranding théorique. Il s'accompagne d'une innovation architecturale concrète appelée , qui empile verticalement des couches de circuits logiques pour augmenter la densité des transistors sans nécessiter de nœuds physiques plus petits exigeant une lithographie ultraviolette extrême (EUV) — des outils que la Chine ne peut pas importer en raison des restrictions à l'exportation imposées par les États-Unis .
Studio Global AI
Continuez vos recherches
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
Quelle est la réponse courte à « Huawei dévoile la loi de mise à l'échelle Tau et l'architecture LogicFolding pour viser des puces équivalentes à 1,4 nm d'ici 2031 » ?
La nouvelle loi Tau (τ) de Huawei remplace la miniaturisation géométrique des transistors par une optimisation basée sur le temps, tandis que son architecture LogicFolding empile les circuits logiques en 3D pour augme...
Quels sont les points clés à valider en premier ?
La nouvelle loi Tau (τ) de Huawei remplace la miniaturisation géométrique des transistors par une optimisation basée sur le temps, tandis que son architecture LogicFolding empile les circuits logiques en 3D pour augme... Les analystes qualifient ce changement de potentiel « moment DeepSeek » pour l'industrie chinoise des puces, car c'est la première fois qu'un cadre chinois vise à guider le développement mondial des semi conducteurs p...
Que dois-je faire ensuite en pratique ?
Réserve importante : une densité de transistors équivalente obtenue par empilement 3D ne garantit pas des performances, une efficacité énergétique ou des rendements de fabrication identiques à ceux d'une véritable gra...
De la réduction des transistors à la compression du temps
L'idée fondamentale derrière la loi de mise à l'échelle Tau est de se concentrer sur τ (tau), le temps de propagation du signal, comme mesure centrale du progrès . En optimisant la vitesse à laquelle un signal se déplace à travers les dispositifs, les circuits, les puces et les systèmes complets, Huawei affirme pouvoir extraire davantage de performances et d'efficacité des nœuds de fabrication existants.
Cela est d'autant plus crucial que la loi de Moore, qui a longtemps reposé sur le doublement de la densité des transistors tous les 18 à 24 mois grâce aux progrès de la lithographie, ralentit à l'échelle mondiale en raison de limites physiques et économiques . Huawei positionne la loi Tau comme un principe successeur capable de fonctionner dans les limites de sa réalité, marquée par les sanctions .
LogicFolding : la parade aux sanctions en pratique
La loi de mise à l'échelle Tau resterait un exercice purement théorique sans LogicFolding, l'architecture de puce concrète que Huawei a annoncée en parallèle . Au lieu d'un plan unique de transistors logiques, LogicFolding empile plusieurs couches verticalement — construisant essentiellement une puce logique en 3D.
Huawei rapporte qu'une implémentation LogicFolding à double couche augmente la densité des transistors de 55 % et améliore l'efficacité énergétique de 41 %. Le point crucial est que tout cela peut être fabriqué en utilisant des outils de lithographie ultraviolette profonde (DUV) plus anciens, qui ne sont pas couverts par les sanctions américaines les plus restrictives bloquant l'accès aux machines EUV du fabricant néerlandais ASML .
Feuille de route commerciale : 2026
Les premières puces LogicFolding apparaîtront dans les nouveaux processeurs pour smartphones Kirin plus tard cette année, atteignant une densité revendiquée de 238 millions de transistors par mm².
Ces puces devraient faire leurs débuts dans la série de smartphones Mate 90 de Huawei .
Objectif à long terme : équivalent 1,4 nm d'ici 2031
En empilant trois couches, Huawei prévoit que ses puces haut de gamme atteindront une densité de transistors équivalente à un procédé de 1,4 nanomètre d'ici 2031 .
Cela le placerait près de la frontière mondiale de la fabrication de puces, proche du niveau où TSMC, Samsung et Intel devraient se situer d'ici la fin de la décennie .
La feuille de route entière est conçue pour être réalisable uniquement avec la lithographie DUV .
Importance stratégique pour l'autosuffisance chinoise en semi-conducteurs
L'annonce a été immédiatement interprétée comme plus qu'une simple feuille de route produit. Des analystes l'ont décrite comme un potentiel « moment DeepSeek » pour le secteur chinois des semi-conducteurs — une percée architecturale qui tente de contourner, plutôt que de simplement subir, le blocus technologique américain .
Plusieurs facteurs en soulignent l'importance stratégique :
Premier cadre mondial chinois : Les médias d'État chinois ont souligné qu'il s'agit de la première fois que la Chine propose un principe directeur destiné à l'industrie mondiale des semi-conducteurs, au lieu de suivre les feuilles de route établies par les entreprises et consortiums occidentaux .
Utilisation mixte smartphones et IA : La loi de mise à l'échelle Tau et LogicFolding sont conçues pour améliorer à la fois les SoC grand public Kirin pour smartphones et les accélérateurs d'IA Ascend de Huawei, ciblant directement le marché chinois des puces d'IA où Nvidia occupe actuellement une position forte .
Jalon pour un écosystème de puces autonome : L'annonce renforce la volonté plus large de Pékin de construire un écosystème de puces domestique qui ne dépende pas des outils de lithographie étrangers, un objectif que les sanctions américaines visaient précisément à contrecarrer .
Huawei a déclaré avoir déjà conçu et produit en série 381 puces basées sur les principes de la loi de mise à l'échelle Tau .
Ce que Huawei n'a pas encore montré
L'annonce a fait les gros titres dans le monde entier, mais des réserves importantes subsistent. Huawei n'a pas fourni de données de performance indépendantes ni de benchmarks vérifiés lors de la conférence .
La densité équivalente n'est pas une performance équivalente
La densité des transistors n'est qu'une variable parmi d'autres dans la performance d'une puce. Atteindre un nombre de transistors équivalent à 1,4 nm par empilement 3D n'égale pas automatiquement les caractéristiques de puissance, les fréquences d'horloge, le comportement thermique ou le rendement de fabrication d'un véritable nœud de 1,4 nm fabriqué par TSMC ou Samsung avec un procédé avancé .
Défis thermiques de l'empilement vertical
L'empilement de couches logiques introduit une complexité significative en matière de dissipation thermique. La chaleur générée au milieu d'un empilement 3D est plus difficile à évacuer, et gérer cela sans brider les performances ou réduire la fiabilité est un obstacle technique connu pour toutes les conceptions intégrées en 3D .
Calendrier ambitieux, rendement non validé
Passer d'une puce à double couche éprouvée en 2026 à un produit commercial à triple couche à haut rendement d'ici 2031 est un calendrier ambitieux. Les analystes externes n'ont pas encore validé si les objectifs de densité, de puissance et de rendement revendiqués peuvent être atteints dans les délais .
Un tournant dans la guerre des puces sino-américaine
Que Huawei atteigne ou non chaque jalon à temps, l'annonce de la loi de mise à l'échelle Tau et de LogicFolding signale un pivot stratégique important. Plutôt que d'attendre la levée des sanctions ou la maturation d'une capacité EUV nationale, Huawei tente de redéfinir ce qui compte comme un progrès en matière de semi-conducteurs selon des termes que ses outils disponibles peuvent satisfaire .
Si l'approche donne des résultats compétitifs dans des produits réels, elle pourrait valider une nouvelle voie architecturale que d'autres entreprises chinoises sanctionnées suivront — et potentiellement influencer la réponse de l'industrie mondiale à la fin de la mise à l'échelle géométrique, même en dehors de la Chine.
timesofindia.indiatimes.comExplained: What is Huawei's LogicFolding, Tau Scaling Law, and ...