Cadence et Samsung Foundry : l'alliance 2 nm qui redessine la course aux puces IA

Alors que l'industrie des semi-conducteurs s'épuise à suivre l'appétit vorace de l'intelligence artificielle pour la puissance de calcul, deux piliers de l'écosystème cimentent une alliance plus profonde. Lors du forum SAFE 2026, qui s'est tenu le 28 mai à San José, Cadence Design Systems et Samsung Foundry ont annoncé une expansion majeure de leur collaboration pluriannuelle, ciblant directement la prochaine vague d'infrastructures IA et d'IA physique . Le nouveau pacte s'articule autour du process de deuxième génération 2 nm de Samsung (SF2P), de l'assemblage avancé 3D-IC, et de l'intégration de la technologie d'interconnexion de Nvidia, créant une plateforme prête pour la certification des conceptions de puces les plus complexes au monde.

Une Fondation sur les Nœuds Gravés SF2P, SF4X et SF5A

La pierre angulaire de ce partenariat élargi est un nouvel accord de propriété intellectuelle (IP) pluriannuel qui étend le portefeuille d'IP mémoire et interface de Cadence à trois nœuds de process avancés de Samsung : SF4X, SF5A, et le navire amiral SF2P (seconde génération 2 nm) . Il ne s'agit pas d'un simple jeu sur un seul nœud ; la portée multi-nœuds signale un engagement stratégique pour supporter une large gamme d'applications, des puces pour centres de données haute performance aux composants de qualité automobile.

Pour le nœud de pointe SF2P, le portefeuille d'IP est complet et taillé pour la haute performance. Il comprend :

• Des liaisons série haute vitesse (SerDes)
• Les interfaces PCIe et UCIe (Universal Chiplet Interconnect Express), essentielles pour les conceptions à base de chiplets
• Les principales interfaces mémoire comme LPDDR6/5x, GDDR7, et DDR5

Le nœud SF4X bénéficie séparément d'une gamme robuste incluant LPDDR6/5x-14.4G, GDDR7-36G, DDR5-9600, et PCIe 6.0/5.0/CXL 3.2, soulignant l'ampleur de la collaboration .

L'Intégration Directe de Nvidia : NVLink-C2C et CUDA-X

Un détail marquant de l'annonce du SAFE 2026 est l'incorporation explicite de la technologie de Nvidia au sein du flux de conception conjoint. La collaboration intègre le NVIDIA NVLink-C2C — une interconnexion puce-à-puce à large bande passante et faible latence — directement dans les flux d'EDA et de conception et analyse système (SDA) de Cadence sur le process SF2P. Ceci est couplé aux bibliothèques accélérées par GPU CUDA-X, optimisant l'ensemble du flux de conception pour l'IA agentique et les architectures d'IA de prochaine génération .

L'inclusion de la technologie de Nvidia est stratégique. Le géant américain exploite lui-même la plateforme combinée Cadence-Samsung pour optimiser ses futures architectures IA et ses interconnexions à haute bande passante. Cela crée un cercle vertueux où l'écosystème d'outils de conception est testé et endurci par l'une des entreprises de matériel IA les plus exigeantes au monde, offrant aux clients une plateforme dont la robustesse est déjà éprouvée sur les feuilles de route silicium les plus agressives .

Le Passage à l'Échelle par l'Empilement 3D-IC et 3D Cube-H

Alors que la miniaturisation des transistors devient plus ardue, le passage à la troisième dimension est crucial. Cadence fournit un flux de référence entièrement certifié pour la technologie d'assemblage avancé 3D Cube-H de Samsung. Il ne s'agit pas d'une simple feuille de route théorique, mais d'une suite prête pour la production qui s'attaque aux défis de conception physique les plus coriaces :

• Support du collage hybride cuivre-cuivre (HCB) pour des connexions verticales ultra-denses.
• Routage automatique sur interposeur en silicium pour l'intégration complexe de multiples chiplets.
• Une chaîne d'outils intégrée comprenant les plateformes Integrity 3D-IC, Innovus, Voltus, et Pegasus, couvrant tout, de la planification à la mise en œuvre, jusqu'à la vérification physique et la certification .

Le flux certifié répond directement aux obstacles pratiques de la conception 3D-IC avec des améliorations spécifiques pour l'intégrité de puissance, l'analyse thermique et de déformation (warpage), et l'optimisation de la puissance de glitch. Ce sont précisément les préoccupations de certification qui peuvent retarder les « tape-outs » sur les boîtiers multi-puces les plus avancés .

Ambarella : Premier Client pour l'IA Embarquée en 2 nm

Ce partenariat compte déjà un client de renom mettant la plateforme à l'épreuve. Ambarella, leader des processeurs de vision pour l'IA embarquée, est l'adopteur précoce de cet écosystème. L'entreprise développe une plateforme d'IA embarquée de nouvelle génération en 2 nm visant la robotique, les drones, les machines autonomes et les applications de détection avancée .

Ambarella implémente l'IP PCIe 5.0 de Cadence sur le nœud SF2P et a déclaré publiquement que cette collaboration est essentielle pour gérer les complexités significatives de conception, de vérification et de fabrication propres à ce nœud avancé. Le choix du 2 nm pour l'IA embarquée, plutôt que pour les seuls énormes GPU de centres de données, est un signal fort que la plateforme SF2P est positionnée pour une gamme diversifiée de profils de puissance et de performance .

La Vue d'Ensemble : La Compétition pour Dominer l'Infrastructure de l'IA

L'annonce du SAFE 2026, placée sous le thème « The Nexus for Silicon Intelligence », est une réponse directe à la demande explosive pour les infrastructures d'IA et de Physical AI à travers les centres de données, les appareils en périphérie (edge) et les systèmes intelligents . Tant Cadence que Samsung présentent cette collaboration comme un moyen de permettre à leurs clients de fournir plus rapidement des systèmes d'IA et de calcul haute performance (HPC) de nouvelle génération, en proposant une plateforme prête pour la certification, vérifiée en production, combinant une technologie de process de pointe, l'intégration 3D-IC et des flux de conception accélérés par GPU .

En intégrant étroitement l'IP, les outils d'EDA, l'interconnexion de Nvidia et l'assemblage avancé dans un seul flux certifié, Cadence et Samsung éliminent le risque fragmenté qui pénalise souvent l'adoption précoce de nouveaux nœuds. Ce partenariat positionne Samsung Foundry comme une alternative de poids dans la course au 2 nm, en fournissant un écosystème clé en main directement en compétition pour la prochaine génération de conceptions de puces destinées à l'IA.