Ce basculement est visible dans la conception des accélérateurs d’IA modernes. Une seule superpuce Nvidia Rubin R100 nécessite désormais jusqu’à 288 Go de mémoire à large bande passante de 4e génération (HBM4), une augmentation spectaculaire par rapport aux configurations d’il y a seulement deux ans . L’industrie est tout simplement incapable de fabriquer assez de HBM pour suivre la cadence.

Plusieurs dynamiques sont à l’œuvre :

• Le mouvement des données est le vrai goulet. Dans les centres de données hyperscale, le coût énergétique et la latence du transit des données entre la mémoire et les processeurs dictent les performances de l’IA, bien plus que le débit théorique maximal du processeur .
• Les architectures des modèles exigent plus de mémoire, pas plus de FLOPS. Les modèles de type « mélange d’experts » (MoE) et le traitement de contextes longs ont fortement accru les besoins en capacité pour les poids des modèles et les caches KV, faisant de la capacité mémoire – et non du calcul – le nouveau goulet .
• La HBM est devenue la pièce maîtresse stratégique. L’attention de l’industrie est passée des performances de calcul de chaque puce aux performances mémoire au niveau du système. La mémoire à large bande passante n’est plus un simple composant de soutien ; elle est devenue le chemin critique .
• Les marchés financiers l’ont déjà intégré. En 2025, les actions des fabricants de mémoires ont nettement surperformé celles des concepteurs de puces d’IA, signe que les investisseurs comprennent que le « supercycle » appartient désormais à la mémoire, non à la logique .

Au cœur de la pénurie : prix, déséquilibre offre-demande et pourquoi le consommateur trinque

La pénurie de mémoire de 2024 à aujourd’hui – surnommée « RAMmageddon » ou « RAMpocalypse » – ne ressemble pas à la crise des puces de l’ère Covid. Il ne s’agit pas d’une perturbation passagère des chaînes d’approvisionnement, mais d’une réallocation structurelle des capacités de fabrication vers les produits de mémoire à forte marge destinés à l’IA, au détriment des marchés du PC grand public et professionnel .

Les centres de données dédiés à l’IA devraient consommer environ 70 % de la production mondiale de DRAM haut de gamme en 2026 . Les géants du numérique comme Meta, Alphabet et Microsoft dépensent chacun entre 70 et plus de 93 milliards de dollars par an en infrastructure IA, sécurisant des approvisionnements en mémoire des années à l’avance .

Cela laisse la mémoire grand public – DDR4, DDR5 et NAND Flash – se disputer les 30 % restants de la production. Le résultat est une flambée des prix sans précédent :

• Barrette de 64 Go de DRAM : passée d’environ 255 $ au troisième trimestre 2025 à plus de 420 $ en mai 2026. Des estimations évoquent 700 $ d’ici début 2027 .
• Prix des barrettes DDR4 et DDR5 grand public : ils ont été multipliés par environ 4 entre septembre et novembre 2025, selon les perspectives 2026 de Deloitte sur les semi-conducteurs .
• Coût global de la RAM : en hausse de 172 % sur un an début 2026 .
• Prix contractuels de la DRAM standard : en hausse de près de 60 % fin 2025, avec de nouvelles augmentations à deux chiffres attendues en 2026 .

Les analystes s’attendent largement à ce que les prix poursuivent leur ascension au moins jusqu’à fin 2026. IDC prévoit que la pénurie pourrait durer jusqu’en 2027, avec un recul des livraisons de PC pouvant atteindre 9 % en glissement annuel dans le pire des cas .

Électronique grand public : quel impact concret sur votre ticket de caisse ?

Les effets se font déjà sentir en rayon :

• Le prix des PC a grimpé de 15 à 20 %, les fabricants répercutant l’inflation du coût de la mémoire. Dell, Lenovo et HP ont tous annoncé des hausses de prix prévues, certaines pouvant aller jusqu’à 15-30 % .
• Smartphones et ordinateurs portables font face à des prix plus élevés et à des options de configuration limitées en 2026. IDC a prévenu que les effets sur les prix et la disponibilité pourraient durer jusqu’en 2027 .
• La demande des consommateurs commence à céder. Avec un coût de la RAM en hausse de 172 % sur un an et des PC plus chers, les acheteurs hésitent – c’est un signal classique de destruction de la demande .
• Les appareils d’IA « edge » sont repensés autour de leurs contraintes mémoire. Les décisions de conception ne se font plus sur les TOPS (téra-opérations par seconde) du processeur ou les spécifications du capteur, mais sur la disponibilité et le coût de la mémoire . En décembre 2025, la Fondation Raspberry Pi a augmenté le prix de plusieurs modèles, citant explicitement la flambée inédite du coût de la mémoire LPDDR4 .

La nature structurelle de cette pénurie rend toute résolution rapide difficile. IDC s’attend à ce que la croissance de l’offre de DRAM ne soit que de 16 % en glissement annuel en 2026, en dessous des normes historiques, tandis que la demande continue de la dépasser .

La HBF de Sandisk : une solution NAND pour franchir le mur de la mémoire

Sandisk a développé une architecture appelée High-Bandwidth Flash (HBF) spécifiquement pour attaquer le « mur de la mémoire » sous l’angle de la capacité .

La HBF est une alternative basée sur la NAND, conçue pour loger dans le même boîtier que le GPU, offrant au processeur un accès rapide à un pool de mémoire bien plus vaste que ce que la HBM seule peut fournir. Là où les empilements HBM haut de gamme culminent aujourd’hui en dizaines de gigaoctets, la HBF vise une capacité 8 à 16 fois supérieure pour une bande passante comparable et un coût total similaire .

Points techniques clés :

• Architecture : La HBF utilise un empilement NAND de 16 puces plus une puce de base qui s’intègre dans le même format physique que la HBM, bien qu’avec un protocole d’interface différent. L’objectif est de conserver les paramètres volumineux des modèles d’IA dans le boîtier du GPU plutôt que d’aller les chercher sur des SSD reliés en PCIe, ce qui serait bien plus lent .
• Charges de travail ciblées : Cette technologie est conçue pour l’inférence d’IA dans les grands centres de données, les petites entreprises et les applications en périphérie (« edge ») .
• Différenciateur : En échangeant la latence plus élevée de la NAND contre une capacité et une non-volatilité radicalement supérieures, la HBF est destinée à augmenter la HBM – et non à la remplacer – dans les systèmes où les modèles d’inférence ont dépassé la capacité de DRAM disponible .

Calendrier et avancées de la normalisation

Sandisk fait progresser la HBF du laboratoire vers le statut de standard industriel à travers une série d’étapes délibérées :

• Août 2025 : Signature d’un protocole d’accord (Memorandum of Understanding, MoU) avec SK hynix – leader incontesté de la HBM – pour définir conjointement la spécification de la HBF .
• Août 2025 (même période) : Sandisk a soumis la technologie HBF à l’Open Compute Project (OCP) pour une normalisation ouverte .
• Février 2026 : Les deux sociétés ont tenu un événement de « lancement de la normalisation HBF » au siège mondial de Sandisk, établissant un groupe de travail dédié dans le cadre de l’OCP pour faire avancer le standard .
• Feuille de route d’échantillonnage : Sandisk prévoit de livrer les premiers échantillons de mémoire HBF au second semestre 2026, avec les premiers dispositifs d’inférence d’IA utilisant la HBF attendus début 2027 .

La HBF est encore en phase de spécification et de validation ; aucune date de production commerciale n’a été annoncée au-delà des cibles d’échantillonnage. Mais le partenariat avec SK hynix et la promotion via l’OCP signalent une intention de faire de la HBF un standard ouvert, multi-fournisseurs, plutôt qu’un produit propriétaire de Sandisk .

La HBF représente l’une des premières architectures mémoire conçues dès l’origine pour l’ère de l’inférence. Saura-t-elle combler le « mur de la mémoire » à grande échelle ? La réponse ne viendra qu’avec l’arrivée des premières puces sur le marché, mais la direction est sans ambiguïté : l’industrie de l’IA se reconstruit autour de la mémoire, pas seulement du calcul.

Ce basculement est visible dans la conception des accélérateurs d’IA modernes. Une seule superpuce Nvidia Rubin R100 nécessite désormais jusqu’à 288 Go de mémoire à large bande passante de 4e génération (HBM4), une augmentation spectaculaire par rapport aux configurations d’il y a seulement deux ans . L’industrie est tout simplement incapable de fabriquer assez de HBM pour suivre la cadence.

Plusieurs dynamiques sont à l’œuvre :

• Le mouvement des données est le vrai goulet. Dans les centres de données hyperscale, le coût énergétique et la latence du transit des données entre la mémoire et les processeurs dictent les performances de l’IA, bien plus que le débit théorique maximal du processeur .
• Les architectures des modèles exigent plus de mémoire, pas plus de FLOPS. Les modèles de type « mélange d’experts » (MoE) et le traitement de contextes longs ont fortement accru les besoins en capacité pour les poids des modèles et les caches KV, faisant de la capacité mémoire – et non du calcul – le nouveau goulet .
• La HBM est devenue la pièce maîtresse stratégique. L’attention de l’industrie est passée des performances de calcul de chaque puce aux performances mémoire au niveau du système. La mémoire à large bande passante n’est plus un simple composant de soutien ; elle est devenue le chemin critique .
• Les marchés financiers l’ont déjà intégré. En 2025, les actions des fabricants de mémoires ont nettement surperformé celles des concepteurs de puces d’IA, signe que les investisseurs comprennent que le « supercycle » appartient désormais à la mémoire, non à la logique .

Au cœur de la pénurie : prix, déséquilibre offre-demande et pourquoi le consommateur trinque

La pénurie de mémoire de 2024 à aujourd’hui – surnommée « RAMmageddon » ou « RAMpocalypse » – ne ressemble pas à la crise des puces de l’ère Covid. Il ne s’agit pas d’une perturbation passagère des chaînes d’approvisionnement, mais d’une réallocation structurelle des capacités de fabrication vers les produits de mémoire à forte marge destinés à l’IA, au détriment des marchés du PC grand public et professionnel .

Les centres de données dédiés à l’IA devraient consommer environ 70 % de la production mondiale de DRAM haut de gamme en 2026 . Les géants du numérique comme Meta, Alphabet et Microsoft dépensent chacun entre 70 et plus de 93 milliards de dollars par an en infrastructure IA, sécurisant des approvisionnements en mémoire des années à l’avance .

Cela laisse la mémoire grand public – DDR4, DDR5 et NAND Flash – se disputer les 30 % restants de la production. Le résultat est une flambée des prix sans précédent :

• Barrette de 64 Go de DRAM : passée d’environ 255 $ au troisième trimestre 2025 à plus de 420 $ en mai 2026. Des estimations évoquent 700 $ d’ici début 2027 .
• Prix des barrettes DDR4 et DDR5 grand public : ils ont été multipliés par environ 4 entre septembre et novembre 2025, selon les perspectives 2026 de Deloitte sur les semi-conducteurs .
• Coût global de la RAM : en hausse de 172 % sur un an début 2026 .
• Prix contractuels de la DRAM standard : en hausse de près de 60 % fin 2025, avec de nouvelles augmentations à deux chiffres attendues en 2026 .

Les analystes s’attendent largement à ce que les prix poursuivent leur ascension au moins jusqu’à fin 2026. IDC prévoit que la pénurie pourrait durer jusqu’en 2027, avec un recul des livraisons de PC pouvant atteindre 9 % en glissement annuel dans le pire des cas .

Électronique grand public : quel impact concret sur votre ticket de caisse ?

Les effets se font déjà sentir en rayon :

• Le prix des PC a grimpé de 15 à 20 %, les fabricants répercutant l’inflation du coût de la mémoire. Dell, Lenovo et HP ont tous annoncé des hausses de prix prévues, certaines pouvant aller jusqu’à 15-30 % .
• Smartphones et ordinateurs portables font face à des prix plus élevés et à des options de configuration limitées en 2026. IDC a prévenu que les effets sur les prix et la disponibilité pourraient durer jusqu’en 2027 .
• La demande des consommateurs commence à céder. Avec un coût de la RAM en hausse de 172 % sur un an et des PC plus chers, les acheteurs hésitent – c’est un signal classique de destruction de la demande .
• Les appareils d’IA « edge » sont repensés autour de leurs contraintes mémoire. Les décisions de conception ne se font plus sur les TOPS (téra-opérations par seconde) du processeur ou les spécifications du capteur, mais sur la disponibilité et le coût de la mémoire . En décembre 2025, la Fondation Raspberry Pi a augmenté le prix de plusieurs modèles, citant explicitement la flambée inédite du coût de la mémoire LPDDR4 .

La nature structurelle de cette pénurie rend toute résolution rapide difficile. IDC s’attend à ce que la croissance de l’offre de DRAM ne soit que de 16 % en glissement annuel en 2026, en dessous des normes historiques, tandis que la demande continue de la dépasser .

La HBF de Sandisk : une solution NAND pour franchir le mur de la mémoire

Sandisk a développé une architecture appelée High-Bandwidth Flash (HBF) spécifiquement pour attaquer le « mur de la mémoire » sous l’angle de la capacité .

La HBF est une alternative basée sur la NAND, conçue pour loger dans le même boîtier que le GPU, offrant au processeur un accès rapide à un pool de mémoire bien plus vaste que ce que la HBM seule peut fournir. Là où les empilements HBM haut de gamme culminent aujourd’hui en dizaines de gigaoctets, la HBF vise une capacité 8 à 16 fois supérieure pour une bande passante comparable et un coût total similaire .

Points techniques clés :

• Architecture : La HBF utilise un empilement NAND de 16 puces plus une puce de base qui s’intègre dans le même format physique que la HBM, bien qu’avec un protocole d’interface différent. L’objectif est de conserver les paramètres volumineux des modèles d’IA dans le boîtier du GPU plutôt que d’aller les chercher sur des SSD reliés en PCIe, ce qui serait bien plus lent .
• Charges de travail ciblées : Cette technologie est conçue pour l’inférence d’IA dans les grands centres de données, les petites entreprises et les applications en périphérie (« edge ») .
• Différenciateur : En échangeant la latence plus élevée de la NAND contre une capacité et une non-volatilité radicalement supérieures, la HBF est destinée à augmenter la HBM – et non à la remplacer – dans les systèmes où les modèles d’inférence ont dépassé la capacité de DRAM disponible .

Calendrier et avancées de la normalisation

Sandisk fait progresser la HBF du laboratoire vers le statut de standard industriel à travers une série d’étapes délibérées :

• Août 2025 : Signature d’un protocole d’accord (Memorandum of Understanding, MoU) avec SK hynix – leader incontesté de la HBM – pour définir conjointement la spécification de la HBF .
• Août 2025 (même période) : Sandisk a soumis la technologie HBF à l’Open Compute Project (OCP) pour une normalisation ouverte .
• Février 2026 : Les deux sociétés ont tenu un événement de « lancement de la normalisation HBF » au siège mondial de Sandisk, établissant un groupe de travail dédié dans le cadre de l’OCP pour faire avancer le standard .
• Feuille de route d’échantillonnage : Sandisk prévoit de livrer les premiers échantillons de mémoire HBF au second semestre 2026, avec les premiers dispositifs d’inférence d’IA utilisant la HBF attendus début 2027 .

La HBF est encore en phase de spécification et de validation ; aucune date de production commerciale n’a été annoncée au-delà des cibles d’échantillonnage. Mais le partenariat avec SK hynix et la promotion via l’OCP signalent une intention de faire de la HBF un standard ouvert, multi-fournisseurs, plutôt qu’un produit propriétaire de Sandisk .

La HBF représente l’une des premières architectures mémoire conçues dès l’origine pour l’ère de l’inférence. Saura-t-elle combler le « mur de la mémoire » à grande échelle ? La réponse ne viendra qu’avec l’arrivée des premières puces sur le marché, mais la direction est sans ambiguïté : l’industrie de l’IA se reconstruit autour de la mémoire, pas seulement du calcul.