Un contrat essentiel pour combler le point faible du discours d’Intel : l’absence, jusqu’ici, de succès commerciaux retentissants avec des clients externes. Avec MediaTek, l’EMIB-T passe de la curiosité de laboratoire à une offre commerciale crédible, incitant d’autres géants du cloud à diversifier leurs chaînes d’approvisionnement .
Choisir entre Intel et TSMC est un choix architectural fondamental qui impacte le coût, l’évolutivité et l’alimentation électrique. La différence centrale ? La manière de connecter les différentes puces (compute dies) et la mémoire à large bande passante (HBM).
Le CoWoS de TSMC (Chip-on-Wafer-on-Substrate) repose sur un grand interposeur passif en silicium servant de socle unique à toutes les puces. Cette immense « autoroute de données » verticale offre une bande passante exceptionnelle, mais à un coût stratosphérique . Sa taille est limitée par la réticule de lithographie, ce qui contraint l'envergure maximale du boîtier et pénalise les rendements à mesure que la complexité augmente
.
L’EMIB-T d’Intel (Embedded Multi-die Interconnect Bridge with Through-Silicon Vias) part d’une logique radicalement différente. Plutôt qu’un interposeur monolithique, on intègre de minuscules ponts de silicium localisés directement dans le substrat organique du boîtier, uniquement aux endroits où des connexions ultrarapides sont nécessaires . On supprime ainsi la coûteuse plaque de silicium pleine surface, ce qui réduit le coût matériel et autorise des boîtiers bien plus vastes — jusqu'à 120×180 mm, capables d’intégrer plus de 38 ponts et plus de 12 chiplets de la taille d’une réticule
.
La nouveauté majeure de l’EMIB-T réside dans l’introduction de vias traversant le silicium (TSVs) à l’intérieur même des ponts. Là où l’ancien EMIB contournait le pont pour acheminer les signaux, l’EMIB-T les fait passer au travers, améliorant radicalement l’intégrité du signal et réduisant la résistance électrique de plus de 30 % par rapport à l’ancien chemin d'alimentation en porte-à-faux . La technologie embarque aussi des condensateurs MIM de forte puissance, répondant mieux aux exigences énergétiques de la mémoire HBM4
.
En résumé : CoWoS privilégie une bande passante maximale via un interposeur unique et coûteux ; EMIB-T propose une architecture modulaire, potentiellement moins chère et massivement extensible, au prix d’un écosystème moins mature et de rendements encore non vérifiés à grande échelle.
Le calendrier dévoilé par MediaTek est ambitieux : le « tape-out » (gel du design) est visé pour le quatrième trimestre 2026, avec une production de masse qui démarrerait au quatrième trimestre 2027 . Ce planning s’aligne sur la feuille de route d’Intel, qui prévoit de démarrer le déploiement de l’EMIB-T en usine cette année, avec une montée en puissance des revenus attendue au second semestre 2026
.
Derrière cet enthousiasme se cache une inconnue majeure : le rendement de production. Le célèbre analyste Ming‑Chi Kuo s'est fait le porte-voix de la prudence, avertissant que le passage de la validation à la production de masse sera un chemin de croix.
Selon les informations disponibles, le procédé EMIB‑T d’Intel a atteint un rendement de validation technique d'environ 90 % sur le prochain TPU de Google, nom de code « Humufish », également attendu pour le second semestre 2027 . Si M. Kuo reconnaît qu’atteindre 90 % est « un point de données très positif et raisonnable » pour une technologie en développement, il souligne que cela reste « significativement en deçà » de la cible de ~98 % jugée indispensable à une production de masse économiquement viable
.
L’analyste insiste sur un distinguo capital : le rendement de validation n’a rien à voir avec le rendement réel de production de masse. Les spécifications d’Humufish n’étant pas toutes figées, le chiffre de 90 % reflète un jeu de données de validation limité, pas une prévision fiable . Son verdict est sans appel : passer de 90 % à 98 % est bien plus difficile que d’aller du lancement du projet à 90 %
. Ce dernier kilomètre technologique est un champ de mines où interagissent design, procédés et matériaux. Un rapport de Citibank tempère d’ailleurs l’enthousiasme, estimant que la maturité de l’écosystème CoWoS protège TSMC de toute pression concurrentielle significative à court terme
.
L’histoire se corse avec le partenariat très commenté, mais jamais officialisé, entre MediaTek et Google. Les sources industrielles s’accordent à dire que MediaTek développe des ASIC IA, dont un TPU, pour un client majeur de data centers — très probablement Google . C’est justement sur ce futur TPU « Humufish » que les 90 % de rendement de l’EMIB‑T ont été obtenus
.
MediaTek refuse pourtant de confirmer le nom du client et de commenter l’usage éventuel de l’EMIB pour des puces Google . Ce flou artistique rend l’annonce d’exclusivité EMIB‑T d’autant plus frappante : elle signale qu’au moins un grand client a donné son feu vert, convaincu par les arguments de coût et de capacité face à un CoWoS saturé
.
Ce choix exclusif marque un revirement stratégique spectaculaire. Quelques jours avant le COMPUTEX, le vice-président senior Vince Hu présentait encore MediaTek comme un fournisseur neutre « bi-source » : « Nous sommes l’un des rares fournisseurs de silicium sur mesure à supporter à la fois le CoWoS [de TSMC] et l’EMIB [d’Intel]. Nous laissons nos clients choisir » .
Passer de cette neutralité à un engagement exclusif sur un projet spécifique démontre une grande confiance, mais aussi la pression intense de sécuriser des capacités de production. La décision est pragmatique, pas idéologique. MediaTek maintient d’ailleurs sa relation profonde avec TSMC, en « tapant » son prochain SoC smartphone sur le procédé N2P du fondeur taïwanais . Pour l’entreprise, le pari EMIB‑T est une stratégie à double voie pour réaliser ses ambitions dans les puces IA, sans dépendre d’un seul fournisseur. Reste à savoir si le risque technique lié au rendement — ce saut périlleux de 90 % à 98 % — se transformera en succès, ou en vertige.