AMD dispose déjà d’un précédent commercial pertinent avec l’Instinct MI300A. Selon la fiche technique du fabricant, ce composant réunit 24 cœurs CPU x86 Zen 4, 228 unités de calcul GPU CDNA 3 et 128 Go de mémoire HBM3 unifiée dans un boîtier cohérent.
Cette conception illustre la capacité d’AMD à combiner calcul généraliste, ressources d’accélération et mémoire à très haut débit au sein d’un même système. Elle fait également d’AMD un candidat crédible pour une architecture où le CPU et l’accélérateur doivent échanger des données en limitant les transferts entre composants séparés.
Mais le MI300A ne confirme pas que le TPU supposé de Google utiliserait les mêmes cœurs CPU, le même système mémoire, le même packaging ou la même pile logicielle. Il s’agit d’une preuve de savoir-faire, pas d’une confirmation du projet évoqué.
Les discussions sur les accélérateurs d’IA se concentrent souvent sur le débit de calcul matriciel et la bande passante mémoire. Les systèmes agentiques ajoutent toutefois de nombreuses tâches autour du modèle : planifier des étapes, appeler des outils, évaluer des résultats intermédiaires et s’adapter à un environnement changeant. Les charges d’apprentissage par renforcement combinent elles aussi des calculs intensifs sur accélérateur avec une part importante de traitement généraliste.
Un serveur peut alors devenir limité par un manque de CPU par rapport au nombre d’accélérateurs disponibles. Une solution consiste à augmenter le ratio CPU/accélérateur ; une autre pourrait être d’intégrer une partie des capacités CPU directement dans le boîtier de l’accélérateur. Les informations rapportées présentent le TPU v10 sous cet angle, mais les ratios évoqués et l’architecture finale ne doivent pas être considérés comme des spécifications confirmées de Google.
La rumeur AMD s’inscrit dans une tendance plus large : Google semble élargir son écosystème de puces conçues sur mesure. Broadcom est décrit comme le principal partenaire d’implémentation des TPU, avec des contributions à la conception physique, aux interfaces haut débit, à la distribution électrique ainsi qu’à la coordination du packaging et de la fabrication.
MediaTek aurait parallèlement rejoint Google sur un TPU de septième génération, tout en laissant subsister la relation avec Broadcom. Dans les informations rapportées, Google conserve la direction de l’architecture principale tandis que MediaTek prendrait en charge les entrées-sorties et certains composants périphériques ; la production serait prévue chez TSMC en 2026.
L’arrivée éventuelle d’un fournisseur supplémentaire ne signifie donc pas automatiquement le remplacement des partenaires existants. Google peut répartir les tâches selon la génération, l’entraînement ou l’inférence, les chiplets, les fonctions d’E/S, les besoins de packaging ou les capacités de production disponibles. Un rôle d’AMD serait ainsi davantage compatible avec une stratégie multipartenaires qu’avec l’idée d’un éviction de Broadcom ou de MediaTek.
La relation élargie entre Google et Marvell fournit un élément commercial rendu public, contrairement à la rumeur concernant AMD. Elle porte sur des programmes de semi-conducteurs personnalisés liés à l’écosystème des TPU, notamment des accélérateurs d’inférence, des contrôleurs de stockage, des contrôleurs d’interface réseau, des contrôleurs d’interface mémoire et du calcul proche de la mémoire.
Marvell a accordé à Google un bon de souscription lui permettant d’acheter jusqu’à 58 970 907 actions au prix de 206,58 dollars par action, soit environ 12,2 milliards de dollars si le bon était exercé intégralement.
Ce montant doit toutefois être interprété avec prudence. L’acquisition des actions est liée à des objectifs d’achats futurs, avec une attribution par tranches dépendant du chiffre d’affaires réalisé par Marvell auprès de Google. Les sources évoquent un cadre d’achats pouvant atteindre 120 milliards de dollars jusqu’à l’exercice fiscal 2033, mais il s’agit d’un plafond conditionnel, et non d’une commande ferme ou d’un engagement immédiat de revenus.
L’accord Marvell confirme donc que Google approfondit et diversifie sa chaîne d’approvisionnement en puces personnalisées. Il ne confirme pas la participation supposée d’AMD au TPU v10.
Si le projet existe et atteint une production significative, il pourrait offrir à AMD une nouvelle porte d’entrée chez les grands fournisseurs de cloud. Le groupe ne se limiterait plus à vendre des accélérateurs Instinct et des processeurs EPYC : sa propriété intellectuelle CPU et son expérience de l’intégration et du packaging pourraient devenir des briques de systèmes conçus pour un client donné.
L’impact financier reste néanmoins entièrement spéculatif. Les informations disponibles ne précisent ni l’étendue du travail d’AMD, ni les conditions économiques, ni la propriété intellectuelle concernée, ni le fabricant de puces, ni les capacités de packaging, ni les volumes ou le calendrier. Rien ne permet donc de comptabiliser cette rumeur comme un chiffre d’affaires futur d’AMD ou de lui attribuer un effet précis sur la valorisation du groupe.
Pour Google, le recours à davantage de fournisseurs pourrait offrir plus de capacité de conception, une plus grande souplesse industrielle et un meilleur pouvoir de négociation. Il permettrait aussi d’associer chaque composant spécialisé au partenaire le mieux placé pour le développer et d’adapter les accélérateurs aux besoins de l’entraînement, de l’inférence ou de l’IA agentique.
Pour Broadcom et MediaTek, l’hypothèse d’un nouveau partenaire pourrait créer une pression concurrentielle à la marge. Il serait cependant prématuré d’en déduire une perte de contrats pour Broadcom, une réduction du rôle de MediaTek ou un changement de parts de marché dans les TPU. Les informations disponibles suggèrent déjà que Google peut faire travailler plusieurs partenaires sur des segments différents de sa feuille de route.
Même la feuille de route rapportée place la production d’un TPU v8 gravé selon un procédé avancé à la fin de 2027. Un éventuel produit v10 arriverait donc plus tard, si la nomenclature et les informations de calendrier se confirmaient.
Un TPU hétérogène exigerait en outre bien davantage qu’une annonce d’architecture. Google et ses partenaires devraient définir l’interface entre le CPU et l’accélérateur, valider la cohérence mémoire et le packaging, finaliser la conception physique, adapter le compilateur et les logiciels, réserver des capacités de fabrication et de packaging avancé, tester le silicium puis déployer la solution dans les centres de données.
Ces étapes rendent improbable un lancement à court terme. La conclusion la plus prudente est celle d’un horizon de plusieurs années, postérieur au TPU v8, et non celle d’une date de production confirmée.
Le signal le plus solide est la poursuite de la diversification des partenaires de Google dans les puces personnalisées, notamment avec l’accord dévoilé avec Marvell. La piste Google–AMD autour du TPU v10 repose sur un élément beaucoup plus fragile : des « bruits de marché » attribués à SemiAnalysis, sans confirmation des deux entreprises.
La rumeur est néanmoins intéressante sur le plan technique. Elle relie l’expérience d’AMD en matière de processeurs, de chiplets et de packaging à des charges d’IA qui pourraient nécessiter davantage de calcul généraliste autour de l’accélérateur. Tant que Google ou AMD ne communiqueront pas officiellement sur le sujet, l’architecture, la valeur commerciale, le calendrier de production et l’impact concurrentiel doivent rester des questions ouvertes.