HBF : une nouvelle mémoire flash veut combler le fossé entre HBM et SSD

Cette architecture vise en priorité les charges de travail d’inférence. Lorsqu’un grand modèle d’IA doit accéder rapidement à ses poids, le passage par un SSD relié en PCIe peut devenir un goulet d’étranglement. Le HBF cherche à rapprocher cette mémoire persistante du GPU ou de l’accélérateur, avec une interface conçue comme un bus mémoire plutôt que comme un protocole de stockage PCIe/NVMe .

La première spécification officielle dévoilée au FMS 2026

Le 4 août 2026, à l’ouverture du salon Future of Memory and Storage (FMS) 2026, à Santa Clara en Californie, SK hynix et Sandisk ont publié la première spécification technique officielle du HBF via l’Open Compute Project (OCP) .

Cette spécification est ouverte et libre de redevances, une orientation destinée à faciliter son adoption par les fabricants de mémoires, d’accélérateurs et de systèmes d’IA . Elle s’inscrit dans les travaux de standardisation lancés en février 2026, après le protocole d’accord signé par les deux entreprises en août 2025 .

Les caractéristiques techniques à retenir

Empilement et capacité

La norme prévoit deux configurations principales :

• un empilement de 8 couches de NAND ;
• un empilement de 16 couches de NAND ;
• jusqu’à 512 Go par module .

Les premiers modules de Sandisk reposent sur un empilement de 16 couches . À titre de comparaison, l’entreprise annonce une bande passante de lecture pouvant atteindre 1,6 To/s, soit un niveau présenté comme comparable à celui d’une pile HBM4, mais avec environ dix fois plus de capacité .

Trois niveaux de bande passante

La première version de la spécification définit trois grades de performance :

Ces chiffres correspondent à des niveaux définis par la norme, et non nécessairement aux performances du premier produit commercial. Pour sa première génération, Sandisk cible jusqu’à 1,6 To/s .

Une connexion plus proche de la mémoire que du stockage

Le HBF est conçu pour utiliser un bus mémoire parallèle à haute vitesse, relié directement au GPU ou à l’accélérateur, sur le modèle de l’interface HBM . Il ne s’agit donc pas simplement d’un SSD plus rapide connecté au même emplacement PCIe.

Les caractéristiques physiques et électriques sont publiées dans le cadre matériel ouvert de l’OCP . Cette approche doit donner aux concepteurs d’accélérateurs et de systèmes une interface commune avant l’arrivée des produits HBF en volume.

Google et Tenstorrent rejoignent l’écosystème

Le consortium est dirigé par SK hynix et Sandisk. Google et Tenstorrent, jeune entreprise spécialisée dans les puces d’IA, ont rejoint l’alliance au cours du processus de standardisation .

Leur participation ne signifie pas encore qu’un produit précis intégrant du HBF a été annoncé. Elle témoigne toutefois de l’intérêt de concepteurs de plateformes et d’accélérateurs pour une mémoire capable d’augmenter la capacité accessible aux systèmes d’inférence sans dépendre uniquement de la HBM .

Un calendrier qui reste à confirmer par les produits

Les échéances communiquées avant l’annonce du FMS 2026 restent les suivantes :

• second semestre 2026 : livraison des premiers échantillons de mémoire HBF par Sandisk ;
• début 2027 : premiers échantillons de systèmes d’inférence IA intégrant cette technologie ;
• 2027 : objectif de production en volume, après la mise en place d’une ligne pilote au second semestre 2026 .

L’annonce de la norme au FMS n’a pas modifié ce calendrier produit. Il s’agit donc encore d’une feuille de route industrielle, et non de la disponibilité générale de modules HBF dans les serveurs commerciaux .

Samsung, Kioxia et Nvidia suivent des trajectoires différentes

Le marché ne se limite pas à une seule interprétation du « flash haute bande passante ».

La différence essentielle est architecturale. Le HBF de SK hynix et Sandisk, comme l’approche envisagée par Samsung, relie la NAND directement au bus mémoire de l’accélérateur grâce à l’empilement TSV. Kioxia conserve une connexion PCIe : sa bande passante annoncée, autour de 64 Go/s, est nettement inférieure, mais sa capacité par module atteint 5 To et son intégration reste plus proche de celle d’un SSD .

Autre ligne de fracture : SK hynix et Sandisk misent sur une spécification ouverte publiée par l’OCP, tandis que Samsung et Kioxia développent des solutions propriétaires. Kioxia pourrait ainsi arriver plus rapidement avec des SSD adaptés aux charges IA, mais sur un niveau de performance différent de celui d’une mémoire HBF directement placée dans la hiérarchie mémoire du GPU.

Ce que cette annonce change réellement

La publication de la norme ne transforme pas encore le HBF en produit courant. Elle fournit toutefois un cadre partagé pour tester et concevoir cette mémoire, ce qui peut réduire le risque d’un écosystème fragmenté.

Le pari est clair : conserver la capacité et la persistance de la NAND tout en supprimant une partie de la distance qui sépare aujourd’hui les SSD des accélérateurs. Si les échantillons de 2026 et les premiers systèmes de 2027 tiennent leurs promesses, le HBF pourrait devenir une couche intermédiaire pour les infrastructures d’IA confrontées à la hausse continue de la taille des modèles — sans pour autant remplacer la HBM, qui reste la mémoire privilégiée pour les accès les plus rapides.