Panther Lake, vitrine du 18A… mais pas sur toute la puce

Le démontage du Core Ultra 7 365 réalisé par SemiAnalysis offre un aperçu rare du procédé Intel 18A en conditions réelles. On y voit les transistors RibbonFET et PowerVia, le système d’alimentation par l’arrière. Mais Panther Lake n’est pas entièrement fabriqué en 18A : le processeur assemble plusieurs blocs produits avec différents procédés. Et les mesures publiées ne démontrent pas, à elles seules, qu’Intel a pris la tête face à TSMC ou Samsung. 12

Ce que le démontage révèle sur le 18A

Les coupes observées montrent des RibbonFET composés de quatre feuillets horizontaux de silicium empilés. La grille entoure chaque canal : c’est le principe des transistors à grille tout autour, ou GAA. PowerVia fait passer l’alimentation par un réseau métallique dédié, placé à l’arrière de la puce, puis par des nano-vias traversant le silicium. Cela libère de l’espace dans le câblage en face avant, qui peut autrement être mobilisé pour acheminer le courant. 34

Ces choix témoignent d’un travail d’intégration important, mais ne sont pas sans contreparties. Le démontage relève notamment des compromis liés à la capacité électrique, à la résistance thermique et à la complexité de fabrication. Les coupes montrent comment le composant est construit ; elles ne prouvent pas qu’un produit fini est plus rapide ou plus frais que ses concurrents. 4

Panther Lake assemble plusieurs procédés

Panther Lake réunit trois blocs actifs — calcul, graphique et entrées-sorties — sur un bloc de base passif, au moyen de l’assemblage Foveros-S d’Intel. Le bloc de calcul est fabriqué en Intel 18A. Pour le bloc graphique, le modèle GT1, plus petit, utilise Intel 3, tandis que le GT2, plus imposant, est produit par TSMC en N3E. Le bloc d’entrées-sorties repose sur le procédé TSMC N6. 12

La distinction est essentielle : Panther Lake montre le 18A en action sur le bloc de calcul, et non sur l’ensemble du processeur. Ce bloc regroupe les cœurs CPU, le NPU, les moteurs multimédias et le cache situé du côté mémoire ; le graphisme et les entrées-sorties restent sur des blocs séparés. 34

Densité : le 18A n’est pas en tête des mesures publiées

Selon les mesures de SemiAnalysis, la logique de calcul en 18A et la logique graphique en TSMC N3E présentent une densité comparable. L’analyse indique également que le 18A ne dépasse pas les résultats de densité de pointe rapportés pour TSMC N3P, TSMC N2 ou Samsung SF2. Il s’agit de comparaisons portant sur des zones de logique précises, pas d’un classement exhaustif de toutes les caractéristiques ou de tous les produits fabriqués avec ces procédés. 2

RibbonFET et MBCFET : des structures différentes, pas un verdict thermique

Les RibbonFET d’Intel et les MBCFET de Samsung reposent tous deux sur des transistors GAA à feuillets de silicium. Le démontage décrit la structure à quatre feuillets d’Intel et son association à l’alimentation par l’arrière. Il la compare au procédé Samsung SF2, qui conserve une alimentation en face avant et utilise d’autres matériaux pour les contacts et les interconnexions. 34

Ces différences éclairent les choix d’intégration des deux fabricants, mais ne permettent pas de déterminer à elles seules quelle puce chauffe le moins ou offre les meilleures performances. La résistance thermique évoquée dans l’analyse est un compromis de conception ; ce n’est pas une comparaison thermique directe entre des produits Intel et Samsung finis. 4

High-NA et rendement : des signes de progrès à interpréter avec prudence

Intel et ASML indiquent que plus d’un million de wafers ont été traités avec la lithographie EUV à haute ouverture numérique, dite High-NA. Ce total cumule les étapes de certification des outils, de recherche et développement, ainsi que la production. La technologie est utilisée sur certaines couches de certains processeurs Panther Lake. Le chiffre témoigne donc d’une expérience croissante avec ces équipements, mais ne correspond ni à un million de wafers Panther Lake finis, ni à des wafers entièrement imprimés en High-NA. 19

Un autre article rapporte un débit de 175 wafers par heure pour le scanner EXE:5200B dans un mode, contre environ 125 lorsque le procédé requiert un raccordement des expositions (« stitching »). Cette différence illustre un compromis de débit lié à cette opération ; elle ne suffit pas à mesurer le coût ou la capacité de production globale d’Intel. 22

Une estimation d’analyste situe le rendement du 18A autour de 80 %. Mais la méthode de calcul n’est pas précisée et Intel n’a pas publié de chiffre absolu. Cette estimation ne permet donc pas d’établir le rendement de l’ensemble de la production 18A, ni de conclure à une parité de coûts avec les concurrents. 24

Wildcat Lake illustre une autre manière de décliner cette famille de produits : son bloc de calcul rapporté est 38 % plus petit que celui de Panther Lake, et il adopte un assemblage multi-puce sur substrat organique plutôt que Foveros. Cela étend l’utilisation de technologies apparentées, mais ni la réduction de taille ni le démontage de Panther Lake ne prouvent qu’Intel a dépassé ses concurrents en densité, en coûts de fabrication ou en production de puces graphiques haut de gamme. 5

À retenir

Panther Lake confirme qu’Intel a intégré RibbonFET et PowerVia dans un processeur commercial, en associant un bloc de calcul en 18A à des blocs fabriqués avec d’autres procédés. La réserve est tout aussi importante : dans les mesures publiées, la densité logique du 18A est comparable à celle du N3E, sans devancer tous les procédés concurrents cités. Le déploiement de High-NA et les estimations de rendement suggèrent des progrès industriels, mais la portée des chiffres disponibles reste limitée. 2192224