WAIC 2026 : la compétition chinoise dans l’IA se joue désormais à l’échelle des systèmes

La WAIC 2026, organisée à Shanghai, a livré un message plus important que la simple comparaison des performances de pointe des puces : la compétition chinoise dans le calcul pour l’intelligence artificielle s’étend désormais au supernœud et au système complet. Les entreprises ne présentent plus seulement des accélérateurs, mais aussi des interconnexions Scale-up, des architectures mémoire, des racks haute densité, du refroidissement liquide, des réseaux fiables et des piles logicielles. L’objectif est de faire fonctionner des dizaines, des centaines, voire des milliers d’accélérateurs comme une seule machine coordonnée plutôt que comme une collection de serveurs indépendants.744

Il faut néanmoins nuancer la conclusion. Affirmer que la WAIC 2026 constitue le point de départ précis du passage des puces aux systèmes relève d’une interprétation fondée sur les annonces et les produits exposés, et non d’un fait déjà démontré par des tests indépendants.

Pourquoi le supernœud compte davantage que les FLOPS d’une puce

L’entraînement et l’inférence des grands modèles exigent des échanges constants de paramètres, d’activations, de gradients et, pour les modèles à experts, de données de routage. Une bande passante insuffisante, une latence élevée ou un réseau saturé peuvent laisser les accélérateurs en attente : les performances théoriques ne se transforment alors pas en débit réellement utilisable.

Un supernœud cherche donc à résoudre plusieurs problèmes simultanément :

• augmenter la bande passante entre les accélérateurs et réduire la latence ;
• rendre les communications collectives plus prévisibles et limiter les congestions ;
• élargir l’espace mémoire utilisable par le modèle ;
• améliorer le fonctionnement continu grâce à la conception du rack, à l’alimentation et au refroidissement ;
• permettre au compilateur, au moteur d’exécution et au système d’ordonnancement de gérer des ressources hétérogènes à grande échelle.

Pour les acheteurs, les indicateurs pertinents changent. Une entreprise n’achète pas seulement un nombre théorique de FLOPS : elle achète la capacité à terminer un entraînement ou à produire durablement des tokens d’inférence. Le taux d’utilisation des accélérateurs, les coûts de communication, la consommation électrique, la dissipation thermique, la fiabilité, la migration logicielle et la complexité de l’exploitation déterminent ensemble le coût réel du token utilisable.

Biren Technology : étendre le domaine Scale-up grâce à l’optique NPO

Biren Technology a présenté à la WAIC 2026 un supernœud fondé sur l’optique proche du boîtier — ou NPO, pour near-package optics — et sur une architecture distribuée et découplée. L’entreprise annonce une capacité Scale-up allant jusqu’à 1 024 cartes pour un même supernœud.1435

L’idée de la NPO consiste à rapprocher le moteur optique du boîtier de calcul afin de réduire la distance de connexion, tout en reliant par fibre des nœuds de calcul et de réseau physiquement séparés. Les sources présentent cette approche comme une réponse aux limites des connexions électriques traditionnelles en matière de distance, de consommation et d’intégrité du signal à très grande échelle.46

Biren présente également BLink 2.0 comme un protocole d’interconnexion pour supernœuds, et non comme une simple technologie de liaison. Les capacités annoncées comprennent :

• une interconnexion sémantique de la mémoire : l’objectif affiché est de permettre à un maximum de 1 024 GPU de partager un même espace mémoire ;
• du calcul en réseau : certaines opérations mathématiques liées aux communications peuvent être transférées aux équipements réseau ;
• un contrôle de congestion : pour limiter les blocages dans les communications à grande échelle ;
• une réparation des liaisons : avec plusieurs niveaux de protection, de la couche physique jusqu’au framework.35

Le message est clair : Biren ne cherche plus seulement à améliorer les performances d’une carte, mais à faire coopérer efficacement un grand nombre de cartes. Le partage de mémoire, la fiabilité et le débit effectif restent toutefois, dans les documents disponibles, des objectifs d’architecture annoncés par l’entreprise. Ils ne doivent pas être confondus avec des résultats finaux validés indépendamment sur plusieurs charges de travail.

Yixin Intelligent : une approche RISC-V intégrée autour d’Epoch

Yixin Intelligent a présenté ce qu’elle décrit comme le premier supernœud de calcul IA fondé sur RISC-V. Le système s’appuie sur l’accélérateur cloud Epoch, l’interconnexion haut débit ELink, une structure orthogonale sans fond de panier, le refroidissement liquide du système et une pile logicielle complète.1923

Epoch repose sur le jeu d’instructions ouvert RISC-V et prend en charge la précision FP8 quantifiée par blocs. Pour la génération suivante, l’entreprise a annoncé la prise en charge de formats à plus faible largeur tels que EXFP4 et MXFP4, ainsi qu’une hausse de la capacité de calcul, de la mémoire et de la bande passante mémoire.2223 Ces formats peuvent améliorer l’efficacité du calcul et de la mémoire sur certaines charges d’entraînement ou d’inférence. Le gain réel dépend cependant du modèle, des opérateurs et de l’implémentation logicielle : le seul nom d’un format ne permet pas de déduire une amélioration uniforme des performances.

Sur le plan mécanique et réseau, Yixin insiste sur une conception orthogonale sans fond de panier. Selon les chiffres communiqués dans les documents publics, cette architecture pourrait réduire de 80 % le coût du matériel d’interconnexion et maintenir la latence dans l’ordre de quelques centaines de nanosecondes.1331 Ces valeurs doivent être considérées comme des objectifs ou affirmations du fabricant, et non comme des références indépendamment vérifiées sur différentes tailles de systèmes et charges de travail.

La différence avec Biren tient surtout à la priorité technologique. Biren met en avant l’optique NPO, l’extension massive du domaine Scale-up et la sémantique d’une mémoire unifiée. Yixin présente plutôt une boucle intégrée allant de l’accélérateur RISC-V à la précision de calcul, à l’interconnexion, au refroidissement et aux logiciels.

Kunlunxin : la densité du rack et la capacité de livraison

Dans les informations liées à la conférence, Kunlunxin a présenté des produits de supernœud intégrant 32 ou 64 cartes accélératrices, avec une architecture propriétaire d’intégration à très haute densité. Les documents disponibles indiquent une extensibilité pouvant atteindre 512 cartes.71148

Cette approche ne met pas d’abord l’accent sur une interconnexion optique. Elle consiste plutôt à concentrer plusieurs dizaines d’accélérateurs dans un rack déployable et livrable. Des articles de presse ont décrit ce produit comme l’un des premiers supernœuds développés en Chine à atteindre la production et la livraison en volume.1148

C’est l’autre dimension de la compétition. Savoir relier davantage de puces ne suffit pas à garantir une utilisation industrielle. La densité du rack, l’alimentation, le refroidissement, la régularité de fabrication, l’adaptation logicielle et la capacité de livraison déterminent aussi si un système peut passer du stand d’exposition au centre de données.

Les autres entreprises : ce que les sources permettent réellement d’établir

Les documents fournis mentionnent également Iluvatar CoreX, SingularMOL et Infinigence — la société chinoise 无问芯穹 — ainsi que différentes orientations liées aux puces d’entraînement, aux architectures de troisième génération, aux interconnexions par chiplets et aux logiciels de supercluster virtuel.

Cependant, les sources disponibles ne fournissent pas suffisamment d’éléments précis, fiables et recoupables pour confirmer, entreprise par entreprise, la topologie des supernœuds, l’étendue de la cohérence ou du partage mémoire, le type d’interconnexion, la bande passante, les formats de précision pris en charge ou le niveau réel de déploiement.

La formulation la plus prudente est donc la suivante :

• les détails sur les interconnexions optiques ou électriques et l’échelle système d’Iluvatar CoreX ne sont pas suffisamment documentés ;
• les sources ne permettent pas de confirmer une architecture de supernœud par chiplets, un modèle mémoire ou une bande passante précise pour SingularMOL ;
• pour Infinigence, les éléments disponibles ne suffisent pas à vérifier la compatibilité, les performances ou l’étendue d’un éventuel supercluster virtuel capable d’orchestrer plusieurs fournisseurs.

Une démonstration de salon, un article de seconde main ou une description sans détails techniques ne peut pas être transformée directement en preuve de production de masse, de mémoire unifiée ou de performance déterminée.

L’orchestration logicielle, prochaine couche stratégique

À mesure que les clients combinent plusieurs accélérateurs chinois selon la disponibilité, le prix et les contraintes de risque, la couche logicielle devient plus importante. Compilateurs, bibliothèques d’opérateurs, bibliothèques de communication collective, moteurs d’exécution, ordonnanceurs, outils de supervision et mécanismes de reprise doivent autant que possible masquer les différences entre les matériels.

Un supernœud utilisable doit répondre à des questions très concrètes : le modèle peut-il être correctement partitionné ? Les communications peuvent-elles être planifiées ? Une panne interrompra-t-elle la tâche ? Les ressources sont-elles visibles et supervisables ? Quelle quantité de code les développeurs devront-ils réécrire pour chaque accélérateur ?

Le supernœud physique et le pool de ressources défini par logiciel sont donc complémentaires. Le premier rapproche les accélérateurs dans un même domaine matériel ; le second peut faciliter l’utilisation de plusieurs clusters et de plusieurs architectures différentes. Dans le cas d’Infinigence, les sources disponibles ne permettent toutefois pas de tirer de conclusion ferme sur l’étendue de la compatibilité ou sur les performances de sa plateforme.

Le véritable enseignement de la WAIC 2026

La WAIC 2026 n’a pas démontré que les systèmes chinois avaient rattrapé les plateformes mondiales de pointe sur l’ensemble des critères de performance, de maturité logicielle ou d’écosystème. Elle a en revanche montré que les critères de comparaison évoluent : la performance de pointe d’une puce reste importante, mais elle ne suffit plus à décrire la capacité réelle d’un système pour les grands modèles.

Le supernœud NPO de Biren, annoncé pour 1 024 cartes, son protocole BLink 2.0 et sa sémantique de mémoire unifiée représentent une stratégie d’extension optique du Scale-up. Le système Epoch de Yixin, son architecture RISC-V et son interconnexion ELink illustrent une démarche d’intégration allant de la puce aux logiciels. Kunlunxin insiste de son côté sur la densité du rack et la maturité de la livraison.41323

La conclusion la plus exacte n’est donc pas que les fabricants chinois ont définitivement clos l’ère de la compétition entre puces à la WAIC 2026. C’est plutôt que l’événement a rendu visible une évolution de leur offre : la valeur du produit est de plus en plus définie conjointement par l’accélérateur, l’interconnexion, la mémoire, le refroidissement, le réseau et les logiciels.

Pour les acheteurs, la prochaine comparaison portera moins sur les FLOPS affichés dans une brochure que sur le débit effectif, la disponibilité, le coût d’extension, le coût des tokens utilisables et la difficulté de migrer les logiciels.