RéponsesPublié30 sources
Samsung veut faire passer la mémoire IA en 3D avec sa feuille de route CUBE
La stratégie CUBE de Samsung repose sur quatre priorités : capacité, utilisation, bande passante et efficacité. HBM5 vise deux fois les performances de HBM4E, avec 20 % de performances par watt en plus et 20 % de résistance thermique en moins.
Publié parModifié avec GPT-5.6 LunaImages générées avec GPT Image 1.5
Réponse de recherche
Points clés à retenir
- La stratégie CUBE de Samsung repose sur quatre priorités : capacité, utilisation, bande passante et efficacité.
- HBM5 vise deux fois les performances de HBM4E, avec 20 % de performances par watt en plus et 20 % de résistance thermique en moins.
- Le concept zHBM placerait la mémoire directement au dessus de l’accélérateur IA grâce à une liaison cuivre cuivre hybride, mais ses gains annoncés restent des objectifs à confirmer.
Prompt IA
openai.comCreate a landscape editorial hero image for this Studio Global article: What did Samsung Electronics announce at the Memory Executive Summit during SEMICON Taiwan 2026 about its “CUBE” memory roadmap for AI, incl. Article summary: Samsung’s CUBE roadmap is a 3D-integration strategy for AI memory: increase capacity, optimize its use, raise bandwidth, and improve power/thermal efficiency by moving beyond the two-dimensional PCB footprint and stackin. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
Samsung veut s’attaquer au principal goulot d’étranglement des infrastructures d’intelligence artificielle : la mémoire. Sa stratégie CUBE entend traiter la mémoire comme un système tridimensionnel, plutôt que comme un ensemble de puces disposées sur un boîtier plat. Présentée le 1er septembre 2026 au Memory Executive Summit organisé pendant SEMICON Taiwan, elle repose sur quatre mots-clés : Capacity, Utilization, Bandwidth et Efficiency, soit capacité, utilisation, bande passante et efficacité. 2
4
Cette feuille de route associe un produit relativement proche, la mémoire HBM5, à des architectures plus ambitieuses qui rapprochent physiquement la mémoire et la logique de calcul. Point important : Samsung a annoncé des objectifs de développement et des concepts architecturaux, pas encore un ensemble complet de caractéristiques de produits disponibles à la vente.
CUBE : les quatre priorités de Samsung
Capacité : augmenter la mémoire en hauteur
Samsung veut accroître la capacité mémoire verticalement, sans agrandir l’empreinte occupée sur la carte électronique. Cette approche répond aux besoins des accélérateurs IA, qui doivent accéder à des volumes de données toujours plus importants alors que la surface des cartes, la taille des boîtiers et la fourniture d’énergie restent limitées. 2
49
Utilisation : donner un rôle utile à chaque couche
Le volet « utilisation » ne consiste pas simplement à empiler davantage de puces mémoire. Samsung entend optimiser la disposition et les interactions entre la logique et la mémoire afin de limiter les trajets inutiles des données et les temps d’attente liés à une organisation inefficace. 4
49
Bande passante : remplacer les longs trajets horizontaux
La feuille de route vise également à accroître la bande passante en réduisant la distance entre le calcul et la mémoire. Dans le concept zHBM, cette ambition passe par des connexions verticales denses, au lieu de la disposition habituelle où la mémoire HBM est placée à côté de l’accélérateur. 8
12
Efficacité : réduire le coût énergétique du déplacement des données
Le dernier pilier concerne à la fois la consommation électrique et la chaleur. Le transfert des données consomme de l’énergie, tandis que les boîtiers IA de plus en plus denses produisent davantage de chaleur. Pour Samsung, bande passante, consommation et résistance thermique doivent donc être conçues ensemble, plutôt que traitées comme des spécifications indépendantes. 5
51
HBM5 : des objectifs élevés, mais encore peu de chiffres absolus
Samsung développe la HBM5, présentée comme la génération suivante après la HBM4E. Les objectifs annoncés sont les suivants :
- deux fois les performances de la HBM4E ;
- 20 % de performances par watt supplémentaires ;
- 20 % de résistance thermique en moins.
1
2
6
Les informations disponibles évoquent aussi un procédé DRAM de classe 1c, une base die en 2 nm développée en interne et un Heat Path Block, une structure destinée à faciliter l’évacuation de la chaleur au sein de la pile. 3
7
Ces chiffres doivent toutefois être lus comme des objectifs, et non comme des résultats déjà démontrés sur un produit final. Samsung n’a publié ni valeur absolue de bande passante pour la HBM5, ni capacité finale, ni hauteur de pile confirmée. La société n’a pas non plus précisé exactement ce que recouvre l’expression « deux fois les performances » : il pourrait s’agir d’un indicateur d’interface, du débit d’une pile ou d’une capacité plus globale au niveau du système. Les informations disponibles ne permettent pas de trancher. 7
Il est donc impossible de convertir honnêtement la promesse de « 2× » en un débit fiable exprimé en téraoctets par seconde. Une comparaison avec une démonstration de HBM4E ne serait pertinente qu’en utilisant la même définition de la performance, la même configuration de pile et des conditions de test équivalentes.
zHBM : placer la mémoire directement sur l’accélérateur
La partie la plus radicale de la feuille de route est le zHBM. Dans une architecture HBM conventionnelle, la mémoire se trouve à côté de l’accélérateur IA et communique généralement avec lui via un boîtier avancé ou un interposeur. Le zHBM placerait au contraire la mémoire directement au-dessus du CPU, du GPU ou d’un autre accélérateur, pour former une structure verticale associant mémoire et logique. 8
12
17
La mise en œuvre proposée par Samsung repose sur une intégration au niveau de la plaque et sur une liaison hybride cuivre-cuivre. Ces connexions directes peuvent offrir des chemins de signal plus courts et plus denses qu’une organisation classique. L’objectif est d’augmenter la bande passante tout en réduisant l’énergie nécessaire au déplacement des données. 17
Samsung avance pour cette architecture une cible pouvant atteindre huit fois les performances d’une conception HBM de référence et trois fois les performances par watt, avec une forte réduction annoncée de la résistance thermique. 1
6
18
Pourquoi les comparaisons parlent-elles parfois de 4× et parfois de 8× ?
Les chiffres associés au zHBM ne sont pas toujours directement comparables. La formulation publique la plus claire de Samsung indique qu’un système d’interface de nouvelle génération intégrant le zHBM pourrait atteindre environ 8× les performances de la HBM5. 18
22 D’autres articles comparent le concept à la HBM4E ou évoquent une fourchette de 4 à 8×.
1
13
52
Cette différence peut venir de générations de référence différentes, de définitions distinctes du mot « performance » ou d’une confusion entre les performances de l’interface et celles d’une pile mémoire complète. Samsung n’a pas communiqué suffisamment de métriques absolues pour réconcilier ces comparaisons.
La conclusion prudente est donc la suivante : le zHBM est une proposition visant à créer une interface mémoire beaucoup plus dense et plus courte. Il ne constitue pas encore une démonstration vérifiée d’un gain de 4× ou de 8× dans un système IA commercialisé.
Une commercialisation du zHBM encore incertaine
Samsung a présenté le zHBM comme une architecture conceptuelle et n’a pas fourni, dans les éléments disponibles, de calendrier ferme de production. Les annonces évoquant une commercialisation à une année précise doivent donc être considérées comme des anticipations du secteur, et non comme un calendrier confirmé par Samsung. 13
23
Cette nuance est essentielle : l’architecture soulève des difficultés de fabrication, de refroidissement et d’intégration qui ne disparaissent pas derrière un simple multiplicateur de performance.
zNAND-O : une réponse différente pour l’IA embarquée
Le zNAND-O ne vise pas le même marché que la HBM destinée aux serveurs. Il s’agit d’une solution basée sur la NAND et intégrée verticalement, pensée pour l’IA embarquée et les appareils qui ont besoin d’une forte densité de stockage avec un accès plus rapide que celui de la NAND classique. Les informations disponibles décrivent un objectif de densité en bits nettement supérieure à celle de la DRAM, ainsi qu’une amélioration de la bande passante en lecture et de l’efficacité énergétique par rapport à la NAND ordinaire. 4
6
13
Certains articles évoquent des échantillons destinés aux clients à partir de 2028, mais les informations disponibles ne sont pas parfaitement cohérentes sur le statut de ce calendrier. Il faut donc y voir un projet annoncé, et non une date de lancement garantie. 13
14
16
La première place de Samsung dans la DRAM ne suffit pas à gagner la course HBM
Samsung aborde cette annonce avec une position solide sur l’ensemble du marché de la DRAM. Selon Counterpoint Research, le groupe détenait 39 % du chiffre d’affaires mondial de la DRAM au deuxième trimestre 2026, devant SK hynix à 26 % et Micron à 25 %. 33
Ce classement ne doit toutefois pas être confondu avec une domination de chaque génération de HBM ou des technologies d’empilement 3D. Le chiffre d’affaires global de la DRAM inclut de nombreux marchés qui dépassent les seuls accélérateurs IA. Il ne prouve donc pas que Samsung possède déjà une avance sur la HBM5, le zHBM ou la mémoire à liaison hybride.
Le véritable enjeu est moins de savoir qui vend le plus de DRAM aujourd’hui que de déterminer quelle entreprise saura transformer une architecture prometteuse en boîtiers fiables, produits en volume et intégrables par les clients dans leurs systèmes IA.
Les défis techniques qui décideront du succès de CUBE
La gestion thermique
Placer la mémoire directement au-dessus d’un accélérateur puissant raccourcit le trajet électrique, mais peut aussi exposer la mémoire à un environnement thermique plus difficile. Les tests décisifs porteront sur les températures soutenues, les gradients thermiques, le contrôle des points chauds, la compatibilité avec les systèmes de refroidissement et la fiabilité lors de charges IA réelles — pas seulement sur une baisse théorique de la résistance thermique.
Le rendement des liaisons hybrides
Le zHBM nécessite un alignement extrêmement précis des plaques et des surfaces de liaison propres et parfaitement planes. À mesure que la surface liée et la densité des connexions augmentent, les défauts deviennent plus pénalisants. Les fabricants devront mettre en place un contrôle efficace des composants fonctionnels, une maîtrise fine du procédé et des méthodes pour gérer les assemblages défectueux ou partiellement défectueux.
Les tests et la fiabilité à long terme
Un boîtier vertical doit être testé après la liaison. Il faut aussi détecter les défauts latents des interconnexions tout en maîtrisant la déformation, les contraintes mécaniques, l’électromigration et les effets des cycles thermiques répétés. Ces exigences peuvent peser directement sur le rendement industriel et le coût final.
La hauteur des piles et l’intégration du boîtier
Ajouter des couches augmente potentiellement la capacité, mais complique aussi le refroidissement, l’alimentation électrique et la fiabilité mécanique. La meilleure architecture dépendra de la puissance de l’accélérateur, du boîtier choisi par le client, du système de refroidissement, de la capacité nécessaire et de l’écosystème industriel dans son ensemble.
En résumé
Avec CUBE, Samsung cherche à se différencier dans la mémoire pour l’IA par l’intégration verticale, et pas uniquement en fabriquant de la DRAM plus rapide. La HBM5 représente la piste la plus proche, avec des objectifs de performances doublées par rapport à la HBM4E, de 20 % de performances par watt supplémentaires et de 20 % de résistance thermique en moins. Le zHBM constitue le pari architectural de plus long terme : placer la mémoire directement au-dessus de l’accélérateur et raccourcir le chemin des données grâce à la liaison hybride cuivre-cuivre.
La feuille de route est techniquement importante, mais ses chiffres les plus spectaculaires restent des objectifs dont les définitions sont incomplètes. La position finale de Samsung dépendra moins de la capacité à annoncer « 2× » ou « 8× » que de sa faculté à atteindre un rendement de fabrication élevé, une bonne maîtrise thermique, une couverture de test suffisante, une fiabilité durable et une intégration convaincante dans les boîtiers des clients.
Studio Global AI
Continuez vos recherches
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
Les gens demandent aussi
Quelle est la réponse courte à « Samsung veut faire passer la mémoire IA en 3D avec sa feuille de route CUBE » ?
La stratégie CUBE de Samsung repose sur quatre priorités : capacité, utilisation, bande passante et efficacité.
Quels sont les points clés à valider en premier ?
La stratégie CUBE de Samsung repose sur quatre priorités : capacité, utilisation, bande passante et efficacité. HBM5 vise deux fois les performances de HBM4E, avec 20 % de performances par watt en plus et 20 % de résistance thermique en moins.
Que dois-je faire ensuite en pratique ?
Le concept zHBM placerait la mémoire directement au dessus de l’accélérateur IA grâce à une liaison cuivre cuivre hybride, mais ses gains annoncés restent des objectifs à confirmer.
Sources
en.sedaily.comSamsung Says Logic-Memory Layout Key to Breaking AI Chip Limits
asiae.co.kr"Building 3D Vertical Highways"... Samsung Electronics Unveils 'CUBE' Strategy to Overcome Memory Limits - The Asia Business Daily
en.edaily.co.krSamsungElectronics Unveils 'CUBE' Strategy at Semicon Taiwan… Highlights Industry-Leading Capacity