PCIe Gen 6 : Microchip et Micron veulent accélérer le stockage des centres de données IA

L’enjeu est simple à comprendre : fournir assez rapidement les données aux GPU et aux autres accélérateurs pour éviter qu’ils restent en attente. La démonstration entendait ainsi valider une chaîne complète et interopérable, plutôt que de mettre en avant un composant isolé.

Une architecture complète pour plusieurs SSD

Dans la configuration présentée, un commutateur PCIe fanout Switchtec Gen 6 servait d’interconnexion à haut débit et faible latence entre les processeurs hôtes — CPU, GPU et accélérateurs d’IA — et plusieurs SSD Micron 9650 .

Cette topologie permet à plusieurs SSD de fonctionner simultanément à leur vitesse Gen 6 maximale, au lieu de se partager un bus qui deviendrait rapidement un goulot d’étranglement . Elle s’inscrit dans une logique de stockage composable et désagrégé : les ressources de stockage peuvent être connectées et dimensionnées plus souplement selon les besoins d’un cluster.

Les deux briques principales

Le commutateur PCIe Gen 6 de Microchip

Fabriqué selon un procédé de 3 nm, le commutateur fanout Switchtec Gen 6 constitue le cœur de la connectivité entre les hôtes et les unités de stockage . Il prend en charge un nombre élevé de voies PCIe, des mécanismes avancés de confinement des erreurs et la diffusion multicast, c’est-à-dire l’envoi d’un même flux vers plusieurs destinataires.

Microchip met également en avant une racine de confiance matérielle et une cryptographie résistante aux attaques post-quantiques conforme aux standards CNSA 2.0 . Ces fonctions visent notamment les déploiements cloud et les infrastructures gouvernementales qui imposent des exigences élevées en matière de sécurité.

Le SSD NVMe Micron 9650

Le Micron 9650 est entré en production de masse en février 2026. Micron le présente comme le premier SSD PCIe 6.0 commercial destiné aux entreprises . Selon la fiche produit officielle, ses performances maximales sont les suivantes :

Le SSD repose sur la mémoire NAND G9 de Micron, une NAND TLC de neuvième génération à 276 couches, ainsi que sur un contrôleur PCIe Gen 6 développé en interne . Il est proposé dans les formats E1.S et E3.S. La version E1.S peut être refroidie par liquide, une option adaptée aux serveurs à forte densité .

Micron annonce par ailleurs une amélioration de 100 % des performances par watt en lecture séquentielle par rapport à la génération PCIe Gen 5, pour atteindre 1 120 Mo/s par watt .

Ce que change le PCIe 6.0

L’interface PCIe 6.0 double le débit de transfert par rapport au PCIe 5.0, jusqu’à 64 GT/s par voie . Cette bande passante vise les charges de travail qui manipulent de grands volumes de données : entraînement de modèles d’IA, inférence en temps réel, analyse de données et bases de données à haute fréquence.

Pour maintenir l’intégrité du signal à ces débits, le standard utilise la modulation PAM4 ainsi qu’une correction d’erreurs directe à faible latence, ou FEC. Dans un centre de données, l’intérêt ne se limite donc pas au débit théorique d’un SSD : il dépend aussi de la capacité du système à relier de nombreux périphériques sans saturer l’interconnexion.

Un marché PCIe Gen 6 qui commence à se structurer

La démonstration de FMS 2026 intervient à un moment important pour l’écosystème PCIe Gen 6. Le Micron 9650 est produit en série depuis le début de l’année, ce qui lui confère une avance commerciale sur le marché des SSD d’entreprise .

La concurrence commence toutefois à se préciser. Lors de la même conférence, Kioxia a présenté publiquement pour la première fois son SSD CM10 PCIe 6.0, fondé sur une mémoire BiCS10 NAND de 332 couches et un refroidissement liquide par plaque froide . Les discussions de l’événement ont également porté sur la hiérarchisation de la mémoire pour l’IA et sur la place des SSD PCIe 6.0 refroidis par liquide dans les futurs centres de données .

Microchip présentait pour sa part, sur le stand 415, des sessions consacrées à l’optimisation de la correction d’erreurs des SSD pour les charges IA et à la mise à l’échelle du calcul analogique en mémoire .

Les implications commerciales

Réduire le risque d’intégration

Une architecture validée entre le commutateur et le SSD peut réduire une partie du travail d’intégration pour les opérateurs de très grands centres de données. Pour les fournisseurs de cloud et les exploitants de clusters IA, disposer d’une pile interopérable est potentiellement plus attractif que devoir qualifier chaque composant séparément.

Microchip souligne que l’amélioration des performances des centres de données ne peut pas reposer sur un seul composant . La démonstration positionne donc le partenariat comme une approche d’écosystème réunissant interconnexion et stockage.

Ouvrir un nouveau cycle de produits

Le Micron 9650 cible les hyperscalers et les grands opérateurs de centres de données IA, un marché où les volumes et les exigences de performance sont élevés . Pour Microchip, les commutateurs Switchtec Gen 6 inaugurent un nouveau cycle de produits dans les infrastructures de données, avec une conception en 3 nm qui les positionne sur le segment haut de gamme.

Micron avait déjà présenté le 9650 au sein de son portefeuille de mémoire et de stockage optimisé pour l’IA lors du salon COMPUTEX 2026 .

Une concurrence appelée à s’intensifier

Micron dispose d’une avance de mise sur le marché face à des concurrents comme Kioxia dans les SSD PCIe Gen 6. Microchip, de son côté, évolue sur un marché des commutateurs PCIe où il fait face à Broadcom et à d’autres fournisseurs .

Les fonctions de sécurité post-quantique compatibles avec CNSA 2.0 et la diffusion multicast constituent des arguments différenciants pour les environnements cloud qui traitent des données sensibles .

Un accueil favorable des investisseurs

Les actions Microchip (MCHP) et Micron (MU) ont progressé le jour de l’annonce, signe d’un accueil positif des investisseurs envers le cycle de renouvellement lié au PCIe Gen 6 et la poursuite des investissements dans les centres de données IA . Cette réaction ne constitue toutefois pas, à elle seule, une garantie sur l’adoption commerciale à grande échelle de la nouvelle architecture.