La loi de mise à l’échelle Tau de Huawei veut dépasser la course aux transistors plus petits

Le 25 mai 2026, à l’occasion du Symposium international IEEE sur les circuits et systèmes (ISCAS) à Shanghai, Huawei a présenté ce qu’elle appelle la loi de mise à l’échelle Tau (τ). Dans une keynote intitulée « New Semiconductor Path in Practice », He Tingbo a défendu une nouvelle manière d’envisager les progrès des semi-conducteurs : il ne s’agirait plus seulement de réduire la taille physique des transistors, mais surtout de diminuer le temps nécessaire aux signaux et aux charges de travail pour traverser les systèmes électroniques. 23

La proposition ressemble davantage à une méthode de conception qu’à un nouveau procédé de fabrication. Huawei l’associe à LogicFolding, à une co-optimisation du logiciel et du matériel, ainsi qu’à des technologies d’interconnexion censées améliorer les performances, l’efficacité énergétique et la densité effective des transistors, alors que la miniaturisation géométrique traditionnelle devient plus difficile à poursuivre. 12

Ce que la mise à l’échelle Tau change

La mise à l’échelle géométrique évalue principalement les progrès à partir de la réduction des dimensions des transistors et de l’augmentation de leur densité. Avec la mise à l’échelle τ, Huawei veut placer au centre de l’optimisation le délai de propagation des signaux et le temps total d’exécution. Selon l’entreprise, réduire ces délais à tous les niveaux de la chaîne technologique pourrait encore apporter des gains même si la miniaturisation des transistors ralentit. 235

Cela ne signifie pas que la taille des transistors deviendrait sans importance. Huawei propose plutôt une métrique plus large : optimiser la résistance, la capacité électrique, le câblage, l’architecture et les déplacements de données qui déterminent la rapidité avec laquelle un système accomplit un travail utile.

Une stratégie en quatre niveaux

Huawei décrit cette approche comme une optimisation coordonnée de l’ensemble de la pile technologique.

1. Au niveau des composants : réduire la résistance et les capacités parasites

Au niveau des composants et des interconnexions, l’objectif est de diminuer la résistance ainsi que les capacités parasites. Ces propriétés électriques contribuent aux délais de propagation et à la consommation d’énergie. Leur amélioration peut donc réduire les constantes de temps des transistors et des connexions qui les relient. 2

2. Au niveau des circuits : raccourcir les chemins critiques

Pour les circuits, Huawei met en avant la réduction de la longueur des câblages situés sur les chemins critiques, ainsi que la diminution des charges résistives et capacitives. Le but est de faire circuler les signaux plus rapidement dans la logique et de réduire l’énergie nécessaire à chaque opération. LogicFolding est présenté comme l’une des technologies destinées à soutenir cette étape. 25

3. Au niveau de la puce : concevoir ensemble logiciel, architecture et silicium

La démarche ne se limite pas à quelques améliorations de circuits. À l’échelle de la puce, Huawei préconise de concevoir conjointement le logiciel, l’architecture et le silicium en fonction des charges de travail réelles. L’optimisation porte alors sur le flux d’instructions, le déplacement des données et l’exécution parallèle, plutôt que sur le seul nombre de transistors. 2

4. Au niveau du système : intégrer les communications au calcul

À l’échelle du système, Huawei relie la mise à l’échelle τ à son interconnexion UnifiedBus et à son architecture « cluster + SuperPoD ». L’entreprise présente UnifiedBus comme une technologie destinée aux grands systèmes d’entraînement et d’inférence en intelligence artificielle, en reliant les processeurs avec une bande passante élevée, une faible latence et un adressage mémoire unifié. L’objectif est que l’infrastructure fonctionne davantage comme un ordinateur logique unique. 17

Ces objectifs architecturaux et ces performances sont avancés par Huawei ; ils ne constituent pas, à ce stade, des standards industriels établis de manière indépendante. Leur lien avec la mise à l’échelle Tau est néanmoins clair : la communication entre les puces et les serveurs devient une composante à part entière des performances. Réduire les délais d’interconnexion peut accélérer l’ensemble du système, même si chaque transistor n’est pas beaucoup plus petit.

381 puces déjà produites, selon Huawei

Huawei affirme avoir appliqué la mise à l’échelle Tau à des produits pour smartphones et pour le calcul dédié à l’IA. L’entreprise indique également avoir conçu et produit en série 381 puces fondées sur cette approche au cours des six dernières années. Ce chiffre provient de la communication de Huawei elle-même. 2

Le groupe affirme par ailleurs que les puces pour smartphones Kirin prévues à l’automne 2026 seront les premières à adopter pleinement son architecture LogicFolding. 257

À plus long terme, Huawei vise pour 2031 une densité de transistors équivalente à celle d’un procédé 14 Å, soit 1,4 nm, pour ses puces haut de gamme conçues selon ce cadre. Il s’agit d’un objectif d’équivalence de densité, et non de la preuve que Huawei aurait déjà produit un procédé de fabrication en 1,4 nm vérifié indépendamment. 251231

La loi Tau remplace-t-elle la loi de Moore ?

Pas encore. Huawei présente la mise à l’échelle τ comme un successeur ou une alternative directrice, dans un contexte où les gains historiques liés à la réduction des transistors deviennent plus difficiles et plus coûteux à obtenir. Mais l’appellation « loi » ne suffit pas à en faire une loi physique universellement reconnue, et les informations disponibles ne permettent pas de vérifier indépendamment toutes les améliorations annoncées en matière de performances, d’efficacité ou de densité.

Les principes techniques sous-jacents — réduire la résistance, les capacités, les délais de câblage, les déplacements de données et les surcoûts de communication — relèvent de méthodes d’optimisation déjà connues. La spécificité revendiquée par Huawei est de les coordonner et d’en faire le principal cadre de progression, des composants jusqu’aux systèmes informatiques complets. 1219

Pourquoi cette annonce compte

La proposition illustre une évolution plus large du calcul avancé : à mesure que les progrès des procédés de fabrication de pointe ralentissent, les performances dépendent davantage de l’architecture, du packaging, de la mémoire, des interconnexions et des logiciels adaptés aux charges de travail.

La mise à l’échelle Tau ne dit donc pas nécessairement que la géométrie ne compte plus. Elle défend plutôt une idée simple : le temps nécessaire pour effectuer un calcul devrait peser autant dans la mesure des progrès que les dimensions des transistors.

He Tingbo a également appelé à davantage d’ouverture et de coopération entre scientifiques, ingénieurs et acteurs industriels, estimant que les défis des semi-conducteurs ne peuvent pas être résolus par une seule entreprise. 2

Le véritable test viendra désormais des prochains produits Kirin et des solutions de calcul pour l’IA. Ils devront montrer, chiffres à l’appui, les gains apportés par LogicFolding et par l’approche τ dans son ensemble. En attendant ces évaluations indépendantes, l’annonce de Huawei doit être comprise comme une feuille de route ambitieuse pour les semi-conducteurs — et non comme la preuve que la loi de Moore a déjà été remplacée.