La famille M9 d’Axera comprend la M97, à 720 TOPS pour les plateformes haut de gamme, et la M95, à 360 TOPS pour les systèmes de conduite de bout en bout plus accessibles. La M97 réunit 16 cœurs Cortex A78AE, 460 Go/s de bande passante mémoire équivalente et jusqu’à 16 caméras ; la M95 en propose 10, 260 Go/s et jus...
Publié parModifié avec GPT-5.6 TerraImages générées avec GPT Image 2
Réponse de recherche

Create a landscape editorial hero image for this Studio Global article: What did Axera announce on September 15, 2026 about its 5nm automotive-grade M9 ADAS SoC series—specifically the flagship M97’s approximatel. Article summary: Axera’s September 15 coverage described the M9 as a two-chip, 5nm automotive ADAS platform: the flagship M97 at about 720 TOPS for high-end urban NOA, VLA/world-model and cockpit-plus-driving use, and the M95 at about 36. Topic tags: general, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clic
Axera a présenté sa famille de SoC automobiles M9, gravée en 5 nm, autour de deux niveaux de performances : la M97 (M9x-720T), modèle phare donné pour 720 TOPS de calcul IA équivalent, et la M95 (M9x-360T), destinée au marché plus large avec 360 TOPS. Le lancement officiel remonte au 8 septembre ; une couverture publiée le 15 septembre en a récapitulé le positionnement. 11
21
L’enjeu ne se limite pas au chiffre de puissance. Axera indique que les deux puces partagent une même architecture, une même chaîne d’outils et des briques logicielles réutilisables. Pour les constructeurs et équipementiers de rang 1, l’objectif est de pouvoir adapter une application de conduite assistée à plusieurs niveaux de performances sans la réécrire entièrement. 11
| Caractéristique | M97 | M95 |
|---|---|---|
| Procédé de fabrication | 5 nm, qualité automobile | 5 nm, qualité automobile |
| Calcul IA équivalent annoncé | 720 TOPS | 360 TOPS |
| CPU | 16 cœurs Arm Cortex-A78AE | 10 cœurs Arm Cortex-A78AE |
| Bande passante mémoire équivalente | 460 Go/s | 260 Go/s |
| Configurations mémoire | 36 / 48 / 64 / 96 Go | 12 / 18 / 24 Go |
| Entrées ISP | Jusqu’à 16 caméras ; 4,5 gigapixels/s | Jusqu’à 14 caméras ; 2,6 gigapixels/s |
La M97 vise les véhicules haut de gamme : fonctions de navigation assistée en environnement urbain (NOA, pour navigate on autopilot), charges de travail de type VLA et « world model », ainsi que l’intégration de la perception liée à l’habitacle et à la conduite. La M95 est positionnée sur des architectures de conduite de bout en bout « en une étape », plus sensibles au coût et destinées au marché généraliste. 7
21
Les deux puces sont annoncées comme conformes aux exigences automobiles AEC-Q100. Elles intègrent un îlot de sécurité en verrouillage matériel ASIL-D et affichent un niveau global ASIL-B ; des configurations redondantes à deux puces sont également prévues. 4
7
La plateforme M9 associe trois accélérateurs développés par Axera : un NPU pour l’inférence IA, un ISP pour le traitement des images issues des caméras et un CVA (computer-vision accelerator) pour les opérations de vision et de capteurs effectuées en amont.
Selon Axera, le NPU repose sur une conception multicœur et multi-cluster orientée vers la sécurité fonctionnelle automobile. Il prend en charge les formats FP4, INT8, FP8 et BF16. Le groupe revendique aussi un transfert « zero-copy » matériel entre CPU et NPU, afin de limiter les copies de données, ainsi qu’une chaîne d’outils susceptible de ramener l’adaptation d’algorithmes de plusieurs mois à quelques semaines. 21
22
Ce sont des déclarations du fournisseur, et non les résultats d’un banc d’essai indépendant standardisé. Elles restent toutefois importantes : dans les gros modèles de perception et de planification, la circulation des données et l’intégration logicielle peuvent compter autant que le total de TOPS annoncé.
L’ISP adopte une architecture à deux pipelines. Le premier, consacré à la vision machine, est optimisé pour les algorithmes de perception IA ; le second, destiné à l’affichage, privilégie le rendu visuel pour l’occupant. Pour la M97, Axera annonce une latence ISP inférieure à 10 millisecondes, jusqu’à 16 entrées caméra et un débit de 4,5 gigapixels par seconde. 21
22
Le CVA doit prendre en charge, entre autres, le prétraitement d’images, des opérateurs de vision par ordinateur, le traitement des nuages de points LiDAR et la synchronisation temporelle de plusieurs capteurs. Axera explique que ce délestage doit éviter de mobiliser inutilement CPU et NPU, afin de réserver davantage de ressources du NPU à l’inférence. 11
Axera positionne aussi la famille M9 pour des architectures à deux puces redondantes et pour des cartes combinant les fonctions d’habitacle et de conduite. La société avance environ 1 440 TOPS pour un système à deux M97, contre 720 TOPS pour deux M95. 11
Le constructeur affirme par ailleurs que ses systèmes M9 dépassent de plus de 1,5 fois les cadences d’images du « niveau de l’industrie ». Il revendique pour la M95 une performance de bout en bout supérieure de plus de deux fois à une moyenne sectorielle, pour la M97 une performance VLA supérieure de plus de 1,5 fois, et une latence du chemin ISP inférieure d’environ 70 %. 18
19
Ces comparaisons appellent de la prudence. Les éléments disponibles les attribuent aux essais internes d’Axera et ne renvoient pas à des benchmarks ADAS indépendants comparant les mêmes modèles, capteurs, piles logicielles et conditions de fonctionnement.
Axera affirme vouloir rester un fournisseur de base de calcul, plutôt que de développer des algorithmes de conduite intelligente de couche supérieure susceptibles de concurrencer les constructeurs ou les équipementiers de rang 1. En théorie, cette approche laisse à ses clients la maîtrise des algorithmes et de la pile de conduite déployés sur le matériel M9. 8
La société a également fait état de plus de 1,6 million de puces pour la conduite intelligente expédiées dans le monde de manière cumulée à fin août 2026, tandis que sa précédente famille M5 serait déjà produite en volume pour des véhicules. 8
La M97 a été mise sous tension après retour de fonderie en février 2026 et ses échantillons d’ingénierie ont été livrés au premier semestre. Dans une communication à la Bourse de Hong Kong, Axera indiquait que plusieurs grands constructeurs automobiles avaient officiellement lancé des processus d’évaluation et de sélection de solutions. La M95 a, elle, été mise sous tension en juillet 2026. 5
Il s’agit d’une étape de développement concrète, mais pas d’une preuve de déploiement étendu de la M97 dans des véhicules. Pour évaluer la suite, il faudra surtout surveiller l’annonce de contrats de fourniture, les calendriers de production et des comparaisons indépendantes en conditions réelles — plutôt que les seuls chiffres de calcul de pointe ou les cadences internes revendiquées.
Studio Global AI
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
La famille M9 d’Axera comprend la M97, à 720 TOPS pour les plateformes haut de gamme, et la M95, à 360 TOPS pour les systèmes de conduite de bout en bout plus accessibles.
La famille M9 d’Axera comprend la M97, à 720 TOPS pour les plateformes haut de gamme, et la M95, à 360 TOPS pour les systèmes de conduite de bout en bout plus accessibles. La M97 réunit 16 cœurs Cortex A78AE, 460 Go/s de bande passante mémoire équivalente et jusqu’à 16 caméras ; la M95 en propose 10, 260 Go/s et jusqu’à 14 caméras.
Des échantillons d’ingénierie de la M97 ont été livrés au premier semestre 2026 et plusieurs constructeurs l’évaluent ; cela ne signifie pas encore un déploiement massif sur des véhicules.
La famille M9 d’Axera comprend la M97, à 720 TOPS pour les plateformes haut de gamme, et la M95, à 360 TOPS pour les systèmes de conduite de bout en bout plus accessibles. La M97 réunit 16 cœurs Cortex A78AE, 460 Go/s de bande passante mémoire équivalente et jusqu’à 16 caméras ; la M95 en propose 10, 260 Go/s et jus...
Publié parModifié avec GPT-5.6 TerraImages générées avec GPT Image 2
Réponse de recherche

Create a landscape editorial hero image for this Studio Global article: What did Axera announce on September 15, 2026 about its 5nm automotive-grade M9 ADAS SoC series—specifically the flagship M97’s approximatel. Article summary: Axera’s September 15 coverage described the M9 as a two-chip, 5nm automotive ADAS platform: the flagship M97 at about 720 TOPS for high-end urban NOA, VLA/world-model and cockpit-plus-driving use, and the M95 at about 36. Topic tags: general, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clic
Axera a présenté sa famille de SoC automobiles M9, gravée en 5 nm, autour de deux niveaux de performances : la M97 (M9x-720T), modèle phare donné pour 720 TOPS de calcul IA équivalent, et la M95 (M9x-360T), destinée au marché plus large avec 360 TOPS. Le lancement officiel remonte au 8 septembre ; une couverture publiée le 15 septembre en a récapitulé le positionnement. 11
21
L’enjeu ne se limite pas au chiffre de puissance. Axera indique que les deux puces partagent une même architecture, une même chaîne d’outils et des briques logicielles réutilisables. Pour les constructeurs et équipementiers de rang 1, l’objectif est de pouvoir adapter une application de conduite assistée à plusieurs niveaux de performances sans la réécrire entièrement. 11
| Caractéristique | M97 | M95 |
|---|---|---|
| Procédé de fabrication | 5 nm, qualité automobile | 5 nm, qualité automobile |
| Calcul IA équivalent annoncé | 720 TOPS | 360 TOPS |
| CPU | 16 cœurs Arm Cortex-A78AE | 10 cœurs Arm Cortex-A78AE |
| Bande passante mémoire équivalente | 460 Go/s | 260 Go/s |
| Configurations mémoire | 36 / 48 / 64 / 96 Go | 12 / 18 / 24 Go |
| Entrées ISP | Jusqu’à 16 caméras ; 4,5 gigapixels/s | Jusqu’à 14 caméras ; 2,6 gigapixels/s |
La M97 vise les véhicules haut de gamme : fonctions de navigation assistée en environnement urbain (NOA, pour navigate on autopilot), charges de travail de type VLA et « world model », ainsi que l’intégration de la perception liée à l’habitacle et à la conduite. La M95 est positionnée sur des architectures de conduite de bout en bout « en une étape », plus sensibles au coût et destinées au marché généraliste. 7
21
Les deux puces sont annoncées comme conformes aux exigences automobiles AEC-Q100. Elles intègrent un îlot de sécurité en verrouillage matériel ASIL-D et affichent un niveau global ASIL-B ; des configurations redondantes à deux puces sont également prévues. 4
7
La plateforme M9 associe trois accélérateurs développés par Axera : un NPU pour l’inférence IA, un ISP pour le traitement des images issues des caméras et un CVA (computer-vision accelerator) pour les opérations de vision et de capteurs effectuées en amont.
Selon Axera, le NPU repose sur une conception multicœur et multi-cluster orientée vers la sécurité fonctionnelle automobile. Il prend en charge les formats FP4, INT8, FP8 et BF16. Le groupe revendique aussi un transfert « zero-copy » matériel entre CPU et NPU, afin de limiter les copies de données, ainsi qu’une chaîne d’outils susceptible de ramener l’adaptation d’algorithmes de plusieurs mois à quelques semaines. 21
22
Ce sont des déclarations du fournisseur, et non les résultats d’un banc d’essai indépendant standardisé. Elles restent toutefois importantes : dans les gros modèles de perception et de planification, la circulation des données et l’intégration logicielle peuvent compter autant que le total de TOPS annoncé.
L’ISP adopte une architecture à deux pipelines. Le premier, consacré à la vision machine, est optimisé pour les algorithmes de perception IA ; le second, destiné à l’affichage, privilégie le rendu visuel pour l’occupant. Pour la M97, Axera annonce une latence ISP inférieure à 10 millisecondes, jusqu’à 16 entrées caméra et un débit de 4,5 gigapixels par seconde. 21
22
Le CVA doit prendre en charge, entre autres, le prétraitement d’images, des opérateurs de vision par ordinateur, le traitement des nuages de points LiDAR et la synchronisation temporelle de plusieurs capteurs. Axera explique que ce délestage doit éviter de mobiliser inutilement CPU et NPU, afin de réserver davantage de ressources du NPU à l’inférence. 11
Axera positionne aussi la famille M9 pour des architectures à deux puces redondantes et pour des cartes combinant les fonctions d’habitacle et de conduite. La société avance environ 1 440 TOPS pour un système à deux M97, contre 720 TOPS pour deux M95. 11
Le constructeur affirme par ailleurs que ses systèmes M9 dépassent de plus de 1,5 fois les cadences d’images du « niveau de l’industrie ». Il revendique pour la M95 une performance de bout en bout supérieure de plus de deux fois à une moyenne sectorielle, pour la M97 une performance VLA supérieure de plus de 1,5 fois, et une latence du chemin ISP inférieure d’environ 70 %. 18
19
Ces comparaisons appellent de la prudence. Les éléments disponibles les attribuent aux essais internes d’Axera et ne renvoient pas à des benchmarks ADAS indépendants comparant les mêmes modèles, capteurs, piles logicielles et conditions de fonctionnement.
Axera affirme vouloir rester un fournisseur de base de calcul, plutôt que de développer des algorithmes de conduite intelligente de couche supérieure susceptibles de concurrencer les constructeurs ou les équipementiers de rang 1. En théorie, cette approche laisse à ses clients la maîtrise des algorithmes et de la pile de conduite déployés sur le matériel M9. 8
La société a également fait état de plus de 1,6 million de puces pour la conduite intelligente expédiées dans le monde de manière cumulée à fin août 2026, tandis que sa précédente famille M5 serait déjà produite en volume pour des véhicules. 8
La M97 a été mise sous tension après retour de fonderie en février 2026 et ses échantillons d’ingénierie ont été livrés au premier semestre. Dans une communication à la Bourse de Hong Kong, Axera indiquait que plusieurs grands constructeurs automobiles avaient officiellement lancé des processus d’évaluation et de sélection de solutions. La M95 a, elle, été mise sous tension en juillet 2026. 5
Il s’agit d’une étape de développement concrète, mais pas d’une preuve de déploiement étendu de la M97 dans des véhicules. Pour évaluer la suite, il faudra surtout surveiller l’annonce de contrats de fourniture, les calendriers de production et des comparaisons indépendantes en conditions réelles — plutôt que les seuls chiffres de calcul de pointe ou les cadences internes revendiquées.
Studio Global AI
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
La famille M9 d’Axera comprend la M97, à 720 TOPS pour les plateformes haut de gamme, et la M95, à 360 TOPS pour les systèmes de conduite de bout en bout plus accessibles.
La famille M9 d’Axera comprend la M97, à 720 TOPS pour les plateformes haut de gamme, et la M95, à 360 TOPS pour les systèmes de conduite de bout en bout plus accessibles. La M97 réunit 16 cœurs Cortex A78AE, 460 Go/s de bande passante mémoire équivalente et jusqu’à 16 caméras ; la M95 en propose 10, 260 Go/s et jusqu’à 14 caméras.
Des échantillons d’ingénierie de la M97 ont été livrés au premier semestre 2026 et plusieurs constructeurs l’évaluent ; cela ne signifie pas encore un déploiement massif sur des véhicules.