Plutôt que de poursuivre la course à la finesse de gravure des transistors – une voie bloquée par les sanctions américaines qui restreignent l'accès de la Chine aux équipements de fabrication de puces les plus avancés – la Loi d'Échelle Tau se concentre sur la réduction du temps nécessaire aux signaux et aux données pour circuler à l'intérieur de la puce et dans le système informatique environnant . Cela implique de raccourcir les interconnexions, de réduire la latence et d'améliorer l'efficacité du mouvement des données. Une conception logique « pliée » en 3D est l'expression naturelle de cette philosophie, mais elle exige des flux de travail qui s'affranchissent des hypothèses conventionnelles en deux dimensions. C'est précisément là que le nouveau logiciel de l'Université de Pékin entre en jeu .

L'importance stratégique de ce logiciel est indissociable de la structure du marché de l'EDA. Chaque puce avancée sur Terre est conçue à l'aide de logiciels EDA provenant de trois entreprises : Synopsys, Cadence et Siemens EDA . Ces trois acteurs servent de pont irremplaçable entre les exigences fonctionnelles d'une puce et ce qu'une fonderie peut physiquement fabriquer, traduisant des milliards de transistors en silicium manufacturable . Ensemble, les « Big 3 » détiennent plus de 85 % du marché mondial de l'EDA, Synopsys ayant à lui seul généré un chiffre d'affaires estimé à 8 milliards de dollars en 2025 après son acquisition d'Ansys .

Le marché est structuré comme un oligopole bien installé, maintenu par des décennies d'algorithmes propriétaires, une forte dépendance des clients et une stratégie agressive de fusions-acquisitions . Le marché mondial des logiciels de conception de puces était évalué à environ 8,46 milliards de dollars en 2025, avec des marges brutes comprises entre 80 % et 95 % . Pour des entreprises chinoises comme Huawei, cette concentration représente un point d'étranglement stratégique. Les contrôles à l'exportation ont déjà limité l'accès de Huawei aux versions les plus avancées de ces outils occidentaux, et en perdre totalement l'accès romprait le lien entre la conception et la fabrication des puces.

L'outil de l'Université de Pékin s'attaque directement à cette vulnérabilité pour le chemin architectural spécifique choisi par Huawei. Le South China Morning Post a décrit le logiciel comme étant compatible avec l'architecture LogicFolding de Huawei, l'inscrivant dans le cadre d'une poussée coordonnée et accélérée du gouvernement, de l'industrie et du monde universitaire chinois vers l'autonomie technologique . Ce n'est pas la première étape franchie par la Chine dans le domaine de l'EDA. En 2023, Huawei avait déjà annoncé avoir achevé la localisation des outils EDA pour les puces supérieures à 14 nanomètres, en partenariat avec des entreprises nationales . En 2024, l'entreprise chinoise X-EPIC a présenté un logiciel EDA capable de fonctionner sur des processeurs produits localement par Huawei et Phytium .

Ce qui distingue l'annonce de l'Université de Pékin en 2026, c'est qu'elle se concentre sur une architecture tridimensionnelle prospective qui n'existe pas encore dans les produits commerciaux. Il s'agit d'un pari sur une trajectoire spécifique – une trajectoire où les gains de performance proviennent de l'ingéniosité de la conception plutôt que de l'accès à des nœuds de fabrication sous restriction – et d'un outil prototype pour prouver que cette trajectoire est viable. La question de savoir si le Logic Folding et l'écosystème EDA domestique pourront véritablement rivaliser à l'échelle commerciale avec les capacités du trio Synopsys-Cadence-Siemens reste ouverte, mais la feuille de route est désormais publique.

Plutôt que de poursuivre la course à la finesse de gravure des transistors – une voie bloquée par les sanctions américaines qui restreignent l'accès de la Chine aux équipements de fabrication de puces les plus avancés – la Loi d'Échelle Tau se concentre sur la réduction du temps nécessaire aux signaux et aux données pour circuler à l'intérieur de la puce et dans le système informatique environnant . Cela implique de raccourcir les interconnexions, de réduire la latence et d'améliorer l'efficacité du mouvement des données. Une conception logique « pliée » en 3D est l'expression naturelle de cette philosophie, mais elle exige des flux de travail qui s'affranchissent des hypothèses conventionnelles en deux dimensions. C'est précisément là que le nouveau logiciel de l'Université de Pékin entre en jeu .

L'importance stratégique de ce logiciel est indissociable de la structure du marché de l'EDA. Chaque puce avancée sur Terre est conçue à l'aide de logiciels EDA provenant de trois entreprises : Synopsys, Cadence et Siemens EDA . Ces trois acteurs servent de pont irremplaçable entre les exigences fonctionnelles d'une puce et ce qu'une fonderie peut physiquement fabriquer, traduisant des milliards de transistors en silicium manufacturable . Ensemble, les « Big 3 » détiennent plus de 85 % du marché mondial de l'EDA, Synopsys ayant à lui seul généré un chiffre d'affaires estimé à 8 milliards de dollars en 2025 après son acquisition d'Ansys .

Le marché est structuré comme un oligopole bien installé, maintenu par des décennies d'algorithmes propriétaires, une forte dépendance des clients et une stratégie agressive de fusions-acquisitions . Le marché mondial des logiciels de conception de puces était évalué à environ 8,46 milliards de dollars en 2025, avec des marges brutes comprises entre 80 % et 95 % . Pour des entreprises chinoises comme Huawei, cette concentration représente un point d'étranglement stratégique. Les contrôles à l'exportation ont déjà limité l'accès de Huawei aux versions les plus avancées de ces outils occidentaux, et en perdre totalement l'accès romprait le lien entre la conception et la fabrication des puces.

L'outil de l'Université de Pékin s'attaque directement à cette vulnérabilité pour le chemin architectural spécifique choisi par Huawei. Le South China Morning Post a décrit le logiciel comme étant compatible avec l'architecture LogicFolding de Huawei, l'inscrivant dans le cadre d'une poussée coordonnée et accélérée du gouvernement, de l'industrie et du monde universitaire chinois vers l'autonomie technologique . Ce n'est pas la première étape franchie par la Chine dans le domaine de l'EDA. En 2023, Huawei avait déjà annoncé avoir achevé la localisation des outils EDA pour les puces supérieures à 14 nanomètres, en partenariat avec des entreprises nationales . En 2024, l'entreprise chinoise X-EPIC a présenté un logiciel EDA capable de fonctionner sur des processeurs produits localement par Huawei et Phytium .

Ce qui distingue l'annonce de l'Université de Pékin en 2026, c'est qu'elle se concentre sur une architecture tridimensionnelle prospective qui n'existe pas encore dans les produits commerciaux. Il s'agit d'un pari sur une trajectoire spécifique – une trajectoire où les gains de performance proviennent de l'ingéniosité de la conception plutôt que de l'accès à des nœuds de fabrication sous restriction – et d'un outil prototype pour prouver que cette trajectoire est viable. La question de savoir si le Logic Folding et l'écosystème EDA domestique pourront véritablement rivaliser à l'échelle commerciale avec les capacités du trio Synopsys-Cadence-Siemens reste ouverte, mais la feuille de route est désormais publique.