Voici les spécifications clés confirmées et rapportées :
La suppression du SMT est le pari architectural le plus audacieux d'Intel. L'entreprise soutient que cette approche améliore les performances par cœur et l'efficacité énergétique en éliminant la surcharge nécessaire à la gestion de deux threads virtuels par cœur, tout en réduisant la surface d'attaque pour certaines vulnérabilités de sécurité .
AMD adopte une approche fondamentalement différente. Son processeur EPYC Venice de 6e génération s'appuie sur le nouveau nœud N2 (classe 2 nm) de TSMC et continue d'utiliser le SMT pour une densité de threads massive. L'entreprise a confirmé être entrée en phase de montée en cadence de production en mai 2026 et vise un lancement au second semestre de la même année .
Spécifications clés de l'EPYC Venice :
Comparées côte à côte, les stratégies et les calendriers d'Intel et d'AMD dressent un tableau concurrentiel saisissant.
| Caractéristique | Intel Diamond Rapids | AMD EPYC Venice | Avantage |
|---|---|---|---|
| Disponibilité | 2027 | S2 2026 (6 à 12 mois plus tôt) | AMD |
| Cœurs max. | 192 P-cores | 256 cœurs Zen 6/Zen 6c | AMD |
| Threads max. | 192 (SMT désactivé) | 512 (SMT activé) | AMD (2,7× plus) |
| Bande passante mémoire | 16 canaux MRDIMM @ 12 800 MT/s | Non divulguée, mais « très élevée » | Intel (probablement) |
| Interconnexion PCIe | PCIe Gen 6 | PCIe Gen 6 (attendu) | Égalité |
| Nœud de gravure | Intel 18A-P (affiné) | TSMC N2 (en production) | Trop tôt pour juger |
En résumé : AMD est en passe de dominer la génération de serveurs 2026-2027 sur le nombre de cœurs, la densité de threads et la rapidité de mise sur le marché. La riposte d'Intel repose sur une architecture à large bande passante, exclusivement composée de P-cores, qui pourrait exceller dans certaines charges de travail spécifiques, mais qui doit surmonter un désavantage de calendrier significatif et prouver que sa dernière technologie de fabrication peut être livrée à temps.