La production en volume du nœud A14 de TSMC est prévue pour 2028, un calendrier qui coïncide avec la sortie attendue de Zen 7 sur le marché des serveurs et des PC . Les observateurs du secteur notent que cette feuille de route s'aligne avec l'usine Fab 25 P1 à Taichung, dont la production pilote devrait débuter en 2027 avant une montée en cadence en 2028
.
Un changement majeur serait également à l'étude concernant l'emballage des puces. D'après les informations de TrendForce, AMD évaluerait la technologie FOPLP (Fan-Out Panel-Level Packaging) de Powertech Technology (PTI) pour intégrer les CCD et la puce d'entrée/sortie (I/O Die) sur le substrat . Il s'agirait d'une grande première pour les CPU grand public d'AMD, permettant une densité d'intégration bien supérieure.
Cette évolution concernerait la couche de packaging de base. AMD continuerait de s'appuyer sur l'empilement 3D SoIC-X de TSMC pour la fabrication des CCD et des tuiles de mémoire 3D V-Cache . AMD a d'ailleurs déjà qualifié le premier interposeur EFB (Embedded Fan-Out Bridge) 2.5D au monde avec PTI, une technologie déjà employée sur ses accélérateurs Instinct
. Pour Zen 7, cela signale une mise à niveau de la manière dont les tuiles de calcul communiquent sur le package.
Sur le front officiel, la feuille de route présentée par AMD fin 2025 a confirmé Zen 7 comme un design de « futur nœud » et une « véritable nouvelle génération » . L'entreprise a explicitement précisé que Zen 7 introduirait un nouveau moteur matriciel capable de gérer des formats de données IA plus larges, signe d'une intégration native et profonde de l'intelligence artificielle au sein des cœurs standard du processeur
.
Les fuites non officielles esquissent les configurations attendues. La plateforme de bureau, nom de code Grimlock Ridge, proposerait jusqu'à 32 cœurs via deux CCD de 16 cœurs couplés à une puce I/O d'environ 155 mm² . Une augmentation de 33 % par rapport à la configuration de 24 cœurs évoquée pour Zen 6. Chaque CCD de 16 cœurs aurait une surface physique estimée à 98 mm²
.
Les feuilles de route divulguées détaillent aussi deux variantes principales de tuiles sous le nom Grimlock :
Pour le cache, plusieurs sources suggèrent que les SKU haut de gamme avec 3D V-Cache pourraient embarquer jusqu'à 448 Mo de cache L3 + V-Cache par package . Concernant le socket, les rumeurs sont contradictoires : certaines indiquent un passage à une nouvelle plateforme AM6, tandis que d'autres évoquent une compatibilité conservée avec l'AM5 en réutilisant la puce I/O de Zen 6
.
Tous les chiffres de performance proviennent de sources officieuses et doivent être considérés avec la plus grande prudence. Les fuites évoquent un gain d'IPC (instructions par cycle) de 15 à 25 % par rapport à Zen 6, avec un objectif interne de plus de 20 % sur SPECint 2017 à fréquence égale .
Les indiscrétions les plus spéculatives suggèrent que les processeurs de bureau haut de gamme pourraient approcher des fréquences boost de 7 GHz . Pour l'heure, aucun échantillon d'ingénierie ni benchmark validé ne vient étayer ces cibles de fréquence.
Les rapports de la chaîne d'approvisionnement esquissent un lancement échelonné entre les segments serveur et grand public :
Ces estimations coïncident avec le démarrage de la production de masse du nœud TSMC A14, mais le seul engagement officiel d'AMD reste une fenêtre de lancement « post-2026 » sans précision de nœud ni de date .