Le 18A P, première évolution du procédé 18A, promet 9 % de performances supplémentaires ou 18 % de consommation énergétique en moins par rapport à la version de base [3][5]. Totalement compatible avec les designs existants du 18A, il permet aux clients comme Apple d'adopter la nouvelle technologie sans tout reconcev...

Create a landscape editorial hero image for this Studio Global article: What are the key details and strategic significance of Intel's 18A-P process node entering risk production on schedule, including its perfor. Article summary: On June 16, 2026, at the VLSI Symposium in Honolulu, Intel announced that its **18A-P** process node — the first performance-enhanced variant of the 18A family — has entered **risk production on schedule**, hitting the t. Topic tags: general, general web, user generated. Reference image context from search candidates: Reference image 1: visual subject "# Intel details 18A-P process node, touts higher performance, lower power, and better thermals — 9% more performance, thermal conductivity improved by 50%. * [Facebook](https://www" source context "Intel details 18A-P process node, touts higher performance, lower power, and better thermals — 9% more performance,
Au symposium VLSI 2026 qui s'est tenu à Honolulu, Intel a honoré la promesse faite un an plus tôt : son nœud de gravure 18A-P, la première version améliorée de la famille 18A, est officiellement entré en production à risque . Cette annonce est bien plus qu'un simple jalon respecté dans le calendrier. C’est un test grandeur nature de la capacité d’Intel Foundry à livrer dans les temps, et une étape indispensable pour attirer les clients externes à gros volume, condition sine qua non pour espérer concurrencer TSMC
.
La « production à risque » est une phase où de faibles volumes de wafers (tranches de silicium) complètes sont fabriqués sur une ligne de production standard. Elle permet à Intel et à ses partenaires d’évaluer le taux de défauts, la performance et la variabilité du procédé avant de lancer la production de masse. C’est le dernier verrou technique avant le feu vert industriel .
L’article technique présenté par Intel lors de la session phare sur les technologies CMOS avancées a détaillé les avancées majeures . Le 18A-P propose aux concepteurs de puces une équation simple : ils peuvent soit gagner 9 % de performance à puissance égale, soit réduire la consommation d’énergie de 18 % à performance constante, par rapport au procédé 18A de base, le tout mesuré à une tension de 0,75 V
.
Ces gains ne sont pas le fruit d’une simple réduction de la taille des transistors, mais résultent de plusieurs innovations :
L’une des améliorations les plus notables concerne la gestion thermique, un enjeu crucial pour le calcul haute performance. Le 18A-P s’appuie sur la technologie d’alimentation par la face arrière PowerVia, introduite par Intel avec le nœud 18A . Pour cette version améliorée, des innovations dans les matériaux et la conception ont conduit à une réduction de 20 à 40 % de la résistance thermique et à une amélioration de 10 à 30 % de la résistance des vias (connexions verticales)
. Résultat : la puce est non seulement plus rapide et plus sobre, mais elle est aussi beaucoup plus facile à refroidir – un attribut vital pour les serveurs de centres de données et les charges de travail liées à l’intelligence artificielle.
Pour une fonderie qui cherche à convaincre des clients encore hésitants, l’argument le plus fort du 18A-P pourrait bien être son aspect pratique. Intel a confirmé une compatibilité totale des règles de conception entre le 18A-P et le procédé 18A d’origine . Il s’agit d’un véritable coup de maître stratégique. Un client qui a déjà investi dans le design d’une puce pour le 18A – ou même celui qui en a seulement entamé le développement – peut migrer vers le 18A-P sans avoir à repartir de zéro. Il lui suffit de recompiler sa conception physique existante pour bénéficier immédiatement des gains en performance, en consommation et en thermique
.
Cette compatibilité réduit considérablement le risque et les coûts d’adoption, transformant le 18A-P en une mise à niveau transparente plutôt qu’en une nouvelle plateforme exigeante .
Le passage en production à risque dans les délais est un signal direct envoyé au marché : Intel Foundry peut inspirer confiance en tant que partenaire fiable sur le long terme. Cette crédibilité est au cœur de l’histoire la plus captivante autour du 18A-P : un potentiel contrat avec Apple.
Plusieurs rapports et notes d’analystes indiquent qu’Apple évalue activement le procédé 18A d’Intel pour ses puces d’entrée de gamme de la série M. Le célèbre analyste Ming-Chi Kuo a rapporté qu’Apple avait reçu une version 0.9.1 du kit de conception de processus (PDK) du 18A-P et que les simulations internes étaient suffisamment encourageantes pour attendre la version finale 1.0 . John Vinh, analyste chez KeyBanc, a affirmé que ses sources indiquaient qu’Intel Foundry avait « décroché Apple comme client sur le 18A pour les processeurs M d’entrée de gamme des MacBooks et iPad », avec une production attendue pour 2027
. La compatibilité des règles de conception signifie qu’Apple pourrait commencer par des designs sur le 18A, techniquement moins risqués, avant de basculer ses wafers de production vers le 18A-P, plus performant, pour le produit final
.
Au-delà d’Apple, Google explorerait la technologie d’emballage avancé (packaging) d’Intel pour son futur accélérateur d’IA, le TPU v8e, signalant un intérêt plus large pour l’écosystème de fabrication d’Intel .
Intel a profité du symposium VLSI pour rappeler que le 18A-P n’est qu’une étape sur une feuille de route bien plus longue. Lors d’une conférence invitée, Eric Karl, Fellow chez Intel, a détaillé comment la combinaison des transistors GAA (gate-all-around) RibbonFET et de l’alimentation PowerVia fournit une base évolutive pour les futurs nœuds logiques. La présentation a chiffré les avantages, notamment une réduction de 11 % de la surface de routage et une chute par 10 des fluctuations dynamiques de tension, pouvant permettre jusqu’à 6 % de gain en fréquence .
En regardant plus loin, Intel a également partagé de nouvelles recherches sur les dispositifs CFET (Complementary FET). Cette architecture de transistor de nouvelle génération empile verticalement les transistors NMOS et PMOS pour augmenter considérablement la densité. Les données ont montré des prototypes avec un pas de grille de 45 nm, une intégration de la technologie PowerVia et des contacts directs en face arrière, autant de briques de base pour l’ère post-2 nanomètres .
Pour Intel Foundry, le 18A-P est aujourd’hui la preuve la plus tangible que l’entreprise peut exécuter une feuille de route avancée, fournir des gains de performance mesurables et parler le langage qui importe le plus aux clients externes : un chemin simple et à faible risque vers une meilleure puce. Reste à savoir si cela se traduira par des contrats signés avec les plus grands noms de l’industrie. La réponse se dessinera au cours des douze prochains mois.
Studio Global AI
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
Le 18A P, première évolution du procédé 18A, promet 9 % de performances supplémentaires ou 18 % de consommation énergétique en moins par rapport à la version de base [3][5].
Le 18A P, première évolution du procédé 18A, promet 9 % de performances supplémentaires ou 18 % de consommation énergétique en moins par rapport à la version de base [3][5]. Totalement compatible avec les designs existants du 18A, il permet aux clients comme Apple d'adopter la nouvelle technologie sans tout reconcevoir, un atout stratégique majeur [3][49].
Au delà du 18A P, Intel a dévoilé ses recherches sur les transistors CFET, démontrant son engagement à long terme dans la course à la miniaturisation face à TSMC [5][20].
Loading comments...
Comments
0 comments