RéponsesPublié30 sources
Puce IA Nvidia Feynman : Processus TSMC A16, Packaging CoPoS et Production de Masse en 2028
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS... Feynman combine SoIC, CoPoS et l'optique co packagée (CPO) pour des performances visant un coût p...
Réponse de recherche
Points clés à retenir
- La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS...
- Feynman combine SoIC, CoPoS et l'optique co packagée (CPO) pour des performances visant un coût par jeton 10 fois inférieur et une inférence 5 fois plus rapide.
- TSMC accélère la construction de ses usines AP7 à Chiayi et AP8 à Tainan, avec une capacité SoIC devant atteindre environ 65 000 wafers par mois d'ici 2028.
- Les commutateurs CPO Spectrum X Ethernet Photonics de Nvidia sont déjà en production de masse, utilisant la même plateforme optique que Feynman.
Prompt IA
openai.comCreate a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
La prochaine plateforme de puce IA de Nvidia, dont le nom de code est Feynman, représente un bond architectural majeur qui associe le nœud de processus le plus avancé de TSMC, un nouveau packaging sur panneau et des interconnexions optiques natives. Voici tout ce que l'on sait à ce jour sur la plateforme, son écosystème de fabrication et ce que cela signifie pour la chaîne d'approvisionnement de l'IA.
Architecture Feynman et Objectifs de Performance
Nvidia vise une production de masse de Feynman au second semestre 2028, et l'entreprise accélère apparemment sa chaîne d'approvisionnement pour respecter ce calendrier . Lors du GTC 2026, Nvidia a fourni la première analyse technique approfondie de l'architecture
.
La puce est construite sur le processus A16 de TSMC (un nœud de classe 1.6 nm), qui dispose de transistors à grille tout autour (GAA) et d'une alimentation électrique par l'arrière. TSMC prévoit une production de masse de l'A16 à partir du second semestre 2026, et Nvidia devrait en être le premier client .
En termes de performances, Feynman vise un coût par jeton 10 fois inférieur et une inférence 5 fois plus rapide que les architectures des générations précédentes .
Studio Global AI
Continuez vos recherches
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
Les gens demandent aussi
Quelle est la réponse courte à « Puce IA Nvidia Feynman : Processus TSMC A16, Packaging CoPoS et Production de Masse en 2028 » ?
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS...
Quels sont les points clés à valider en premier ?
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS... Feynman combine SoIC, CoPoS et l'optique co packagée (CPO) pour des performances visant un coût par jeton 10 fois inférieur et une inférence 5 fois plus rapide.
Que dois-je faire ensuite en pratique ?
TSMC accélère la construction de ses usines AP7 à Chiayi et AP8 à Tainan, avec une capacité SoIC devant atteindre environ 65 000 wafers par mois d'ici 2028.