Puce IA Nvidia Feynman : Processus TSMC A16, Packaging CoPoS et Production de Masse en 2028
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS... Feynman combine SoIC, CoPoS et l'optique co packagée (CPO) pour des performances visant un coût p...
Publié parModifié avec DeepSeek-V4-FlashImages générées avec GPT Image 1.5
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS...
Feynman combine SoIC, CoPoS et l'optique co packagée (CPO) pour des performances visant un coût par jeton 10 fois inférieur et une inférence 5 fois plus rapide.
TSMC accélère la construction de ses usines AP7 à Chiayi et AP8 à Tainan, avec une capacité SoIC devant atteindre environ 65 000 wafers par mois d'ici 2028.
Les commutateurs CPO Spectrum X Ethernet Photonics de Nvidia sont déjà en production de masse, utilisant la même plateforme optique que Feynman.
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
Prompt IA
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
La prochaine plateforme de puce IA de Nvidia, dont le nom de code est Feynman, représente un bond architectural majeur qui associe le nœud de processus le plus avancé de TSMC, un nouveau packaging sur panneau et des interconnexions optiques natives. Voici tout ce que l'on sait à ce jour sur la plateforme, son écosystème de fabrication et ce que cela signifie pour la chaîne d'approvisionnement de l'IA.
Architecture Feynman et Objectifs de Performance
Nvidia vise une production de masse de Feynman au second semestre 2028, et l'entreprise accélère apparemment sa chaîne d'approvisionnement pour respecter ce calendrier . Lors du GTC 2026, Nvidia a fourni la première analyse technique approfondie de l'architecture .
La puce est construite sur le processus A16 de TSMC (un nœud de classe 1.6 nm), qui dispose de transistors à grille tout autour (GAA) et d'une alimentation électrique par l'arrière. TSMC prévoit une production de masse de l'A16 à partir du second semestre 2026, et Nvidia devrait en être le premier client .
Studio Global AI
Continuez vos recherches
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
Quelle est la réponse courte à « Puce IA Nvidia Feynman : Processus TSMC A16, Packaging CoPoS et Production de Masse en 2028 » ?
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS...
Quels sont les points clés à valider en premier ?
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS... Feynman combine SoIC, CoPoS et l'optique co packagée (CPO) pour des performances visant un coût par jeton 10 fois inférieur et une inférence 5 fois plus rapide.
Que dois-je faire ensuite en pratique ?
TSMC accélère la construction de ses usines AP7 à Chiayi et AP8 à Tainan, avec une capacité SoIC devant atteindre environ 65 000 wafers par mois d'ici 2028.
Puce IA Nvidia Feynman : Processus TSMC A16, Packaging CoPoS et Production de Masse en 2028
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS... Feynman combine SoIC, CoPoS et l'optique co packagée (CPO) pour des performances visant un coût p...
Publié parModifié avec DeepSeek-V4-FlashImages générées avec GPT Image 1.5
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS...
Feynman combine SoIC, CoPoS et l'optique co packagée (CPO) pour des performances visant un coût par jeton 10 fois inférieur et une inférence 5 fois plus rapide.
TSMC accélère la construction de ses usines AP7 à Chiayi et AP8 à Tainan, avec une capacité SoIC devant atteindre environ 65 000 wafers par mois d'ici 2028.
Les commutateurs CPO Spectrum X Ethernet Photonics de Nvidia sont déjà en production de masse, utilisant la même plateforme optique que Feynman.
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
Prompt IA
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
La prochaine plateforme de puce IA de Nvidia, dont le nom de code est Feynman, représente un bond architectural majeur qui associe le nœud de processus le plus avancé de TSMC, un nouveau packaging sur panneau et des interconnexions optiques natives. Voici tout ce que l'on sait à ce jour sur la plateforme, son écosystème de fabrication et ce que cela signifie pour la chaîne d'approvisionnement de l'IA.
Architecture Feynman et Objectifs de Performance
Nvidia vise une production de masse de Feynman au second semestre 2028, et l'entreprise accélère apparemment sa chaîne d'approvisionnement pour respecter ce calendrier . Lors du GTC 2026, Nvidia a fourni la première analyse technique approfondie de l'architecture .
La puce est construite sur le processus A16 de TSMC (un nœud de classe 1.6 nm), qui dispose de transistors à grille tout autour (GAA) et d'une alimentation électrique par l'arrière. TSMC prévoit une production de masse de l'A16 à partir du second semestre 2026, et Nvidia devrait en être le premier client .
Studio Global AI
Continuez vos recherches
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
Quelle est la réponse courte à « Puce IA Nvidia Feynman : Processus TSMC A16, Packaging CoPoS et Production de Masse en 2028 » ?
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS...
Quels sont les points clés à valider en premier ?
La plateforme de puce IA Nvidia Feynman cible une production de masse au second semestre 2028, utilisant le processus A16 (classe 1.6 nm) de TSMC avec des transistors GAA, un empilement 3D SoIC, et un packaging CoPoS... Feynman combine SoIC, CoPoS et l'optique co packagée (CPO) pour des performances visant un coût par jeton 10 fois inférieur et une inférence 5 fois plus rapide.
Que dois-je faire ensuite en pratique ?
TSMC accélère la construction de ses usines AP7 à Chiayi et AP8 à Tainan, avec une capacité SoIC devant atteindre environ 65 000 wafers par mois d'ici 2028.
En termes de performances, Feynman vise un coût par jeton 10 fois inférieur et une inférence 5 fois plus rapide que les architectures des générations précédentes .
Packaging Avancé : SoIC, CoPoS et CPO
Feynman combinera simultanément trois technologies de packaging avancées :
SoIC (System-on-Integrated-Chips) — La technologie de liaison hybride de TSMC pour l'empilement 3D de chiplets et de mémoire. C'est un élément clé pour la conception à haute bande passante de Feynman .
CoPoS (Chip-on-Panel-on-Substrate) — Le packaging de nouvelle génération de TSMC qui remplace les wafers ronds par de grands panneaux rectangulaires, visant des paquets ultra-larges dépassant 9,5 fois la taille du réticule. L'analyste Ming-Chi Kuo affirme que le CoPoS est prévu pour une production de masse au second semestre 2028, et Feynman devrait en être le premier client .
Optique co-packagée (CPO) — Les GPU Feynman sont conçus pour intégrer la photonique silicium directement sur le boîtier du GPU, faisant passer la mise à l'échelle des fonds de panier en cuivre à une interconnexion optique native .
Montée en Cadence des Capacités de TSMC : SoIC, CoWoS et Nouvelles Usines
Pour soutenir Feynman et d'autres clients à grand volume, TSMC étend agressivement sa capacité de packaging avancé :
Capacité SoIC : Les projections de l'industrie estiment que la production de SoIC pourrait atteindre environ 65 000 wafers par mois (wfpm) d'ici 2028 pour s'aligner sur l'adoption massive dans les accélérateurs d'IA . D'autres estimations projettent le SoIC à 14 000 wfpm d'ici fin 2026 et 28 000 wfpm d'ici fin 2027 .
Capacité CoWoS : TSMC relève ses objectifs CoWoS pour les porter entre 115 000 et 140 000 wfpm d'ici fin 2026, et à environ 170 000 à 190 000 wfpm d'ici 2027. Les vérifications de canaux de JPMorgan prévoient un CoWoS atteignant 220 000 à 225 000 wfpm d'ici fin 2028 . La capacité CoWoS de TSMC a connu une croissance de 80 % en TCAC entre 2022 et 2027 .
Nouvelles installations : Les usines de packaging avancé de TSMC, AP7 à Chiayi et AP8 à Tainan, seraient en avance sur le calendrier, avec une accélération de la construction . Deux usines de l'une des premières phases de ces parcs sont déjà entrées en production de masse depuis juin 2026 . L'AP7 est décrite comme le plus grand campus de packaging avancé de TSMC, avec plusieurs phases prévues pour soutenir le SoIC et le CoPoS . L'AP8 se concentre sur le CoWoS et devrait éventuellement atteindre une capacité mensuelle de plus de 40 000 wafers .
Commutateurs CPO Nvidia Spectrum-X Ethernet Photonics : En Production Dès Maintenant
Alors que Feynman est encore à deux ans, la technologie d'optique co-packagée de Nvidia est déjà entrée en production de masse sous la forme de commutateurs Spectrum-X Ethernet Photonics :
Mai 2026 : Nvidia a annoncé la plateforme Vera Rubin, présentant le Spectrum-X Ethernet Photonics comme étant "maintenant en production" .
Juin 2026 : Nvidia a confirmé la production de masse complète des commutateurs, construits sur le silicium de commutation Spectrum-6 avec optique co-packagée .
Juillet 2026 : TrendForce a rapporté que Nvidia avait commencé les expéditions en volume des commutateurs CPO Spectrum-X à des partenaires sélectionnés .
14 août 2026 : Nvidia a officiellement déclaré que le Spectrum-X Ethernet Photonics était entré en production de masse complète, le qualifiant de "premier système de commutateur Ethernet CPO 200G/lane en production au monde", construit avec Hon Hai, Lumentum, SPIL, TFC et TSMC .
Les revendications de performance pour les commutateurs incluent 4 fois moins de lasers, 5 fois moins de consommation d'énergie, 10 fois meilleur temps moyen entre les pannes et jusqu'à 70 % d'économies d'énergie par rapport aux optiques enfichables conventionnelles .
Implications Plus Larges pour la Chaîne d'Approvisionnement de l'IA
La feuille de route de Nvidia dicte de plus en plus le cycle de dépenses d'investissement de TSMC sur plusieurs dimensions :
Verrouillage du nœud de processus : Nvidia est le premier client pour les nœuds les plus avancés de TSMC — Blackwell sur 4 nm, Rubin sur 3 nm, Feynman sur A16 (1.6 nm) — ce qui signifie que chaque nouvelle génération de Nvidia accélère la rampe du nœud suivant de TSMC .
Le packaging comme goulot d'étranglement : Avec Feynman nécessitant simultanément le SoIC, le CoPoS et le CPO, la planification des capacités de TSMC pour le packaging avancé est de plus en plus dictée par la cadence des produits de Nvidia plutôt que par la demande générale de fonderie .
Inflexion du CPO maintenant : La rampe du CPO Spectrum-X en 2026-2027 sert de test de production réel pour la plateforme photonique silicium COUPE de TSMC — exactement la technologie sur laquelle Feynman comptera à grande échelle .
Accélération des installations : TSMC avance la construction à l'AP7 (Chiayi) et à l'AP8 (Tainan) spécifiquement pour répondre au calendrier 2028 de Feynman .
Resserrement du cycle d'investissement : L'expansion pluriannuelle de la capacité N2/A16 de TSMC, visant environ 90 000 WSPM d'ici fin 2026 avec une croissance de 70 % d'une année sur l'autre, est de plus en plus synchronisée avec la cadence d'architecture GPU biennale de Nvidia .
Incertitude clé : Certains rapports mentionnent que Feynman pourrait également utiliser le packaging avancé d'Intel ou des substrats en verre, ce qui compliquerait la relation exclusive entre TSMC et Nvidia. Cela reste non confirmé par les sources primaires .
En termes de performances, Feynman vise un coût par jeton 10 fois inférieur et une inférence 5 fois plus rapide que les architectures des générations précédentes .
Packaging Avancé : SoIC, CoPoS et CPO
Feynman combinera simultanément trois technologies de packaging avancées :
SoIC (System-on-Integrated-Chips) — La technologie de liaison hybride de TSMC pour l'empilement 3D de chiplets et de mémoire. C'est un élément clé pour la conception à haute bande passante de Feynman .
CoPoS (Chip-on-Panel-on-Substrate) — Le packaging de nouvelle génération de TSMC qui remplace les wafers ronds par de grands panneaux rectangulaires, visant des paquets ultra-larges dépassant 9,5 fois la taille du réticule. L'analyste Ming-Chi Kuo affirme que le CoPoS est prévu pour une production de masse au second semestre 2028, et Feynman devrait en être le premier client .
Optique co-packagée (CPO) — Les GPU Feynman sont conçus pour intégrer la photonique silicium directement sur le boîtier du GPU, faisant passer la mise à l'échelle des fonds de panier en cuivre à une interconnexion optique native .
Montée en Cadence des Capacités de TSMC : SoIC, CoWoS et Nouvelles Usines
Pour soutenir Feynman et d'autres clients à grand volume, TSMC étend agressivement sa capacité de packaging avancé :
Capacité SoIC : Les projections de l'industrie estiment que la production de SoIC pourrait atteindre environ 65 000 wafers par mois (wfpm) d'ici 2028 pour s'aligner sur l'adoption massive dans les accélérateurs d'IA . D'autres estimations projettent le SoIC à 14 000 wfpm d'ici fin 2026 et 28 000 wfpm d'ici fin 2027 .
Capacité CoWoS : TSMC relève ses objectifs CoWoS pour les porter entre 115 000 et 140 000 wfpm d'ici fin 2026, et à environ 170 000 à 190 000 wfpm d'ici 2027. Les vérifications de canaux de JPMorgan prévoient un CoWoS atteignant 220 000 à 225 000 wfpm d'ici fin 2028 . La capacité CoWoS de TSMC a connu une croissance de 80 % en TCAC entre 2022 et 2027 .
Nouvelles installations : Les usines de packaging avancé de TSMC, AP7 à Chiayi et AP8 à Tainan, seraient en avance sur le calendrier, avec une accélération de la construction . Deux usines de l'une des premières phases de ces parcs sont déjà entrées en production de masse depuis juin 2026 . L'AP7 est décrite comme le plus grand campus de packaging avancé de TSMC, avec plusieurs phases prévues pour soutenir le SoIC et le CoPoS . L'AP8 se concentre sur le CoWoS et devrait éventuellement atteindre une capacité mensuelle de plus de 40 000 wafers .
Commutateurs CPO Nvidia Spectrum-X Ethernet Photonics : En Production Dès Maintenant
Alors que Feynman est encore à deux ans, la technologie d'optique co-packagée de Nvidia est déjà entrée en production de masse sous la forme de commutateurs Spectrum-X Ethernet Photonics :
Mai 2026 : Nvidia a annoncé la plateforme Vera Rubin, présentant le Spectrum-X Ethernet Photonics comme étant "maintenant en production" .
Juin 2026 : Nvidia a confirmé la production de masse complète des commutateurs, construits sur le silicium de commutation Spectrum-6 avec optique co-packagée .
Juillet 2026 : TrendForce a rapporté que Nvidia avait commencé les expéditions en volume des commutateurs CPO Spectrum-X à des partenaires sélectionnés .
14 août 2026 : Nvidia a officiellement déclaré que le Spectrum-X Ethernet Photonics était entré en production de masse complète, le qualifiant de "premier système de commutateur Ethernet CPO 200G/lane en production au monde", construit avec Hon Hai, Lumentum, SPIL, TFC et TSMC .
Les revendications de performance pour les commutateurs incluent 4 fois moins de lasers, 5 fois moins de consommation d'énergie, 10 fois meilleur temps moyen entre les pannes et jusqu'à 70 % d'économies d'énergie par rapport aux optiques enfichables conventionnelles .
Implications Plus Larges pour la Chaîne d'Approvisionnement de l'IA
La feuille de route de Nvidia dicte de plus en plus le cycle de dépenses d'investissement de TSMC sur plusieurs dimensions :
Verrouillage du nœud de processus : Nvidia est le premier client pour les nœuds les plus avancés de TSMC — Blackwell sur 4 nm, Rubin sur 3 nm, Feynman sur A16 (1.6 nm) — ce qui signifie que chaque nouvelle génération de Nvidia accélère la rampe du nœud suivant de TSMC .
Le packaging comme goulot d'étranglement : Avec Feynman nécessitant simultanément le SoIC, le CoPoS et le CPO, la planification des capacités de TSMC pour le packaging avancé est de plus en plus dictée par la cadence des produits de Nvidia plutôt que par la demande générale de fonderie .
Inflexion du CPO maintenant : La rampe du CPO Spectrum-X en 2026-2027 sert de test de production réel pour la plateforme photonique silicium COUPE de TSMC — exactement la technologie sur laquelle Feynman comptera à grande échelle .
Accélération des installations : TSMC avance la construction à l'AP7 (Chiayi) et à l'AP8 (Tainan) spécifiquement pour répondre au calendrier 2028 de Feynman .
Resserrement du cycle d'investissement : L'expansion pluriannuelle de la capacité N2/A16 de TSMC, visant environ 90 000 WSPM d'ici fin 2026 avec une croissance de 70 % d'une année sur l'autre, est de plus en plus synchronisée avec la cadence d'architecture GPU biennale de Nvidia .
Incertitude clé : Certains rapports mentionnent que Feynman pourrait également utiliser le packaging avancé d'Intel ou des substrats en verre, ce qui compliquerait la relation exclusive entre TSMC et Nvidia. Cela reste non confirmé par les sources primaires .
